• 대한전자공학회논문지SD
• /
• 제46권10호
• /
• pp.9-15
• /
• 2009

본 논문에서는 고속 ATC(Automatic Threshold Control) 회로 구조를 고안하고 이를 이용하여 고속 ATC 기능을 갖는 버스트 모드 제한증폭기를 설계하였고, $0.8{\mu}m$ SiGe BiCMOS 상용 파운드리 기술을 이용하여 제작하였다. 제작된 버스트 모드 제한증폭기는 $PRBS=2^7-1$에서 무에러(error free)의 아이를 보였고, 160ps이내의 지터 특성과 95ps이내의 상승/하강시간을 보였다. ATC특성 측정결과 버스트 데이터의 신호의 초기부터 안정되게 파형을 잘 잡아낼 정도로 빠른 ATC동작이 이루어지고 있어 고안한 ATC회로의 고속특성을 확인할 수 있었다. 그러나 버스트 초기에서 듀티사이클 왜곡이 발생했고, 입력 신호의 크기가 커짐에 따라 듀티사이클이 59%까지 증가하는 특성을 보였다. 그러나 10 사이클이 지난 후에는 모든 입력 신호의 크기에 대해 듀티사이클이 52% 이내로 안정화되고 있음을 확인하였다

• 한국통신학회논문지
• /
• 제30권3B호
• /
• pp.72-84
• /
• 2005

광 버스트 스위칭 방식은 제어 채널과 데이터 채널을 분리하여 버스트 제어 패킷을 제어 채널로 먼저 전송하고 Offset 시간 후에 도착할 데이터 버스트에 대한 데이터 채널을 예약하는 단방향 예약 특성을 가지고 있다. 그러나 이러한 특성 때문에 버스트 간에 데이터 채널을 예약하기 위한 경합이 발생하게 되며 경합에 실패한 버스트는 손실되어 심각한 QoS (Quality of Service) 저하를 초래한다. 따라서 본 논문에서는 버스트 손실을 최소화하기 위해 노드에서 발생되는 버스트 손실이 임계값을 초과할 경우 버스트 우선순위와 버스트가 생성된 근원지 정보에 따라 유동적으로 경로를 재설정하는 동적 경로 설정 기법을 제안하였다. 이와 같이 제안된 기법은 기존 경로로 전송되고 있는 버스트 흐름에 영향을 최소화하기 위하여 링크 비용을 고려한 최소 경로 비용을 기반으로 하고 있다. 또한, 제안된 기법의 성능 평가를 위하여 버스트 손실률, 버스트 처리율 및 평균 흡수 관점에서 기존의 기법과 비교 평가하였다.

• 전자공학회논문지
• /
• 제51권9호
• /
• pp.173-181
• /
• 2014

본 논문은 입력/출력 비동기 순차 머신으로 모델링되는 시스템에 대한 모델 정합 제어 문제를 다룬다. 피드백 제어 기법을 이용하여 폐루프 시스템이 원하는 기준 모델의 상태 천이 특성을 가지도록 교정 제어기를 설계한다. 이전 연구에서는 제어기를 설계할 때 시스템의 상태를 관측하는 상태 관측기와 출력 피드백에 대한 burst 신호가 필요했으나 본 연구에서는 관측기와 출력 burst를 사용하지 않는 새로운 교정 제어기를 제안한다. 본 논문에서는 제어 대상 시스템의 '출력 등가 머신'을 정의하여 새로운 제어기의 존재 조건과 설계 과정을 기술한다. 또 사례 연구를 통해 모델 정합을 위한 교정 제어기의 동작 과정을 설명한다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.98-104
• /
• 2006

기존의 버스트 모드 자동전력제어 회로는 저 전력과 단일 칩화에 적합한 효율적인 구조인 반면에 데이터 율(data rate)이 높아짐에 따라 영의 밀도(zero density) 영향을 심하게 받아 에러를 야기하였다. 본 논문에서는 더블 게이트 MOS와 MOS다이오드를 이용하여 주입전류의 불균형을 보상하는 할 수 있는 새로운 구조의 첨두 비교기를 고안하고 이를 자동전력제어 회로에 적용하여 높은 데이터 율에서도 영의 밀도 변화에 강한 버스트 모드 자동전력제어 회로를 제안하였다. 제안한 자동전력제어 회로 내의 첨두 비교기는 높은 데이터 율에서 영의 밀도 변화에도 불구하고 정확한 전류비교 기준점을 견지하며 에러 없이 정상동작 하였다. 또한 제안한 첨두 비교기는 저전력 구조이고 대용량의 커패시터가 사용되지 않아 단일 칩화에도 적합하였다.

• 디지털콘텐츠학회 논문지
• /
• 제8권4호
• /
• pp.573-579
• /
• 2007

리키버킷 사용에 관해서 많은 연구가 있었다. 고속네트워크에서 제어기능을 다루는데 리키버킷 방식의 사용에 관해서 많은 관심을 가지고 있다. 본 논문에서 제안한 버스트 토큰 fill 방식은 최고율을 유지하고 버스트 크기도 조절하며 평균율에 그다지 큰 변화를 주지 않으면서 좋은 효과를 기대 할 수 있는 방법을 제안 하였다. 이러한 방법을 사용함으로써 어떤 효과가 있을지를 보여 주었다. 그러나 이방법의 사용에 있어서 on-off 방식과 같은 버스트 데이터의 특별한 형태에 보다 효율적이며 모든 데이터에 적용하는 데는 더욱 세심한 주의가 필요하다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제3권4호
• /
• pp.188-193
• /
• 2003

This paper describes a novel burst-mode clock and data recovery (CDR) circuit which can be used for 622Mbps burst mode applications. The CDR circuit is basically a phase locked loop (PLL) having two phase detectors (PDs), one for the reference clock and the other for the NRZ data, whose operations are controlled by an external control signal. This CDR was fabricated in a 1-poly 5-metal $0.25{\;}\mu\textrm{m}$ CMOS technology. Jitter generation, burst/continuous mode data receptions were tested. Operational frequency range is 320Mhz~720Mhz and BER is less than 1e-12 for PRBS31 at 622Mhz. For the same data sequence, the extracted clock jitter is less than 8ps rms. Power consumption of 100mW was measured without I/O circuits.

• 한국안전학회지
• /
• 제30권1호
• /
• pp.144-149
• /
• 2015

This study aims to quantitatively evaluate failure pressure of wall-thinned elbow under combined load along with internal pressure, by conducting real-scale burst test and finite element analysis together. For quantitative evaluation, failure pressure data was extracted from the real-scale burst test first, and then finite element analysis was carried out to compare with the test result. For the test, the wall-thinning defect of the extrados or intrados inside the center of 90-degree elbow was considered and the loading modes to open or close the specimen maintaining a certain load or displacement were applied. Internal pressure was applied until failure occurred. As a result, when the bending load was applied under the load control condition, the intrados of the defect was more affected by failure pressure than the extrados, and the opening mode was more vulnerable to failure pressure than the closing mode. When the bending load was applied under the displacement control, it was hardly affected by failure pressure though it was slightly different from the defect position. The result of the finite element analysis showed a similar aspect with the test. Moreover, when major factors such as material properties and pipeline thickness were calibrated to accurate values, the analytical results was more similar to the test results.

• 제어로봇시스템학회논문지
• /
• 제9권3호
• /
• pp.251-258
• /
• 2003

Optical Switching Matrix (OSM) or Optical Multistage Interconnection Networks (OMINs) comprising photonic switches have been studied extensively as important interconnecting blocks for Optical Cross Connects (OXC) based on Optical Burst Switching (OBS). A basic element of photonic switching networks is a 2$\times$2 directional coupler with two inputs and two outputs. This paper is concerned with the diagnosis of multiple crosstalk-faults in OSM. As the network size becomes larger in these days, the conventional diagnosis methods based on tests and simulation become inefficient, or even more impractical. We propose a simple and easily implementable algorithm for detection and isolation of the multiple crosstalk-faults in OSM. Specifically. we develop an algorithm for isolation of the source fault in switching elements whenever the multiple crosstalk-faults arc detected in OSM. The proposed algorithm is illustrated by an example of 16$\times$16 OSM.

• 대한전자공학회논문지SD
• /
• 제40권12호
• /
• pp.31-38
• /
• 2003

본 논문에서는 클리퍼(clipper)의 고속 동작 특성을 활용하여 자동 이득제어 회로의 정착시간(settling time)을 극히 짧게 구현할 수 있는 새로운 구조의 자동 이득제어 회로를 제안하였다. 제안한 자동 이득제어 회로에 대해서 해석적으로. 동작특성을 분석했다. 아울러 상용 파운드리(foundry)를 이용하여 1.2Gbps EPON 시스템용 버스트 모드 전치증폭회로를 설계하여 그 특성을 해석 결과와 비교 검증했다. 설계된 회로의 특성은 해석 결과와 잘 일치했으며 1㎱ 이하의 극히 짧은 정착시간(settling time)이 구현되고 있음을 확인 할 수 있었다

• 대한전자공학회논문지TC
• /
• 제40권12호
• /
• pp.136-144
• /
• 2003

본 논문은 Offset time을 기반으로 하는 OBS에서 하위 우선순위 클래스의 버스트 크기를 망의 트래픽 부하에 따라 동적으로 조절하여 하위 우선순위 클래스의 손실율을 제어시킬 수 있는 방안을 제안한다. 이 방안에서는 void를 활용하는 스케줄링에서는 부하가 증가함에 따라 긴 버스트의 손실율이 짧은 버스트의 손실율 보다 높아지므로, 부하가 높아 질 때에는 버스트의 길이를 짧게 함으로써, 채널의 void/gap을 보다 효율적으로 활용하여 클래스간의 버스트 충돌을 감소시킬 수 있다는 사실을 이용한다. 이 방안의 구현을 위해서 먼저 버스트의 길이와 버스트 loss율 그리고 트래픽 부하에 대한 상관관계를 구하여, 코어 라우터에서는 망의 부하에 따라 유지하고자하는 버스트 손실율에 상응하는 burst 길이를 Ingress 에지 라우터(edge router)에 주기적 혹은 필요에 따라 피드백 해준다. 에지 라우터는 피드백 받은 정보에 따라 어셈블리 때에 Burst Assembly Threshold를 조정하여 버스트 길이를 제한하게 된다. 시뮬레이션 결과를 통하여 제안한 방안이 하위 우선 순위 버스트들의 손실율을 망이 요구하는 수준으로 잘 유지 할 수 있음을 확인 할 수 있었다.