• Journal of international Conference on Electrical Machines and Systems
• /
• 제2권4호
• /
• pp.405-412
• /
• 2013

This paper includes new protection concepts and practices to avoid mechanical damage of three-phase transformer by asynchronous operation of synchronous generator. this failure is often caused just after synchronous generator was connected to the grid because of a malfunction of the controller or misconnections of the synchronous devices. The results of the studies on the analyzing the phenomenon of asynchronous operation experienced in Korea and rapidly detecting asynchronous state are descrived.

• 전기전자학회논문지
• /
• 제22권3호
• /
• pp.548-557
• /
• 2018

In this paper, Asynchronous Self-Power Gating technique (ASPG) is used to reduce consumption power in asynchronous digital watch application. The power gating control signal is automatically generated by internal system operation characteristics instead of using replica circuit delay or four-phase handshaking protocol. Isolation cell is designed to insert it between power gating domain and normal operation domain. By using self-power gating circuit, asynchronous digital watch application consumes very low power and maintains data during sleep mode. The comparison results show the proposed ASPG technique saves leakage power up to 40.47% and delay time is reduced to 71% compared to the conventional circuit.

• 전자공학회논문지SC
• /
• 제46권4호
• /
• pp.39-48
• /
• 2009

전역 클럭 없이 동작하는 비동기 순차 머신은 동기 순차 머신에 비해서 속도나 에너지 소비 면에서 장점을 지닌다. 본 논문에서는 불확실한 상태 천이를 가지는 입력/상태 비동기 머신을 위한 견실 제어기를 제안한다. 논문에서 고려하는 비동기 머신은 모델 불확실성, 내부 고장 등으로 인해서 일부 영역의 상태 천이 함수가 불확실하다. 이번 연구에서는 이러한 비동기 머신을 표현하는 유한 상태 머신 식을 제안한 후 일반화된 도달가능성 행렬을 이용하여 머신의 폐루프 동작이 주어진 정상적인 모델의 동작과 일치하도록 하는 비동기 제어기가 존재할 조건을 규명한다. 또한 기존 연구 결과를 바탕으로 비동기 제어기의 설계 과정을 기술하고 폐루프 시스템의 안정 상태 동작을 분석한다.

• 대한전자공학회논문지SD
• /
• 제40권5호
• /
• pp.321-334
• /
• 2003

GALS(Globally-Asynchronous Locally-Synchronous) 시스템은 대규모의 칩 설계 시에 설계의 용이성과 신뢰성을 확보할 수 있는 구조로 주목 받고 있다. 본 논문에서는 GALS 시스템에 필수적인 비동기 접속장치를 제안한다. 접속 장치는 크게 센더 모듈과 리시버 모듈로 구성되어 있으며, 센더 모듈에서는 부분적으로 내부 클록과는 무관하게 데이터 전송이 가능하다. 0.25um 공정의 게이트 레벨 표준 셀 라이브러리를 사용하여 설계하였고, 성능 향상 정도를 시뮬레이션을 통하여 예측할 수 있었다. 마지막으로, 접속장치를 장착한 GALS 구조의 예제 회로를 설계하여 올바르게 동작함을 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.759-762
• /
• 1998

In this paper, a SL-DCVSL (static latched differential cascode voltage switch logic) circuit for the asynchronous pipeline is proposed. The proposed SL-DCVSL circuit is a slightly modified version of the DCVSL circuit, and used to improve the storage capability of the precharged functional blocks. The proposed SL-DCVSL has more robust storage characteristics compared to the conventional LDCVSL (latched DCVSL〔2〕). The operation of the proposed circuit is verified by simulating the asynchronous FIFO (First-In First-Out) structure.

• 대한전자공학회논문지SD
• /
• 제40권3호
• /
• pp.33-42
• /
• 2003

본 논문에서는 NST (new Svoboda-Tung) 알고리즘을 이용한 비동기식 제산기의 효율적 설계에 관해 기술한다. 본 제산기설계에서는 비동기 설계방식을 사용하여 제산연산이 필요할 때에만 동작함으로써 전력소모를 줄이도록 설계한다. 제산기는 비동기식 파이프라인 구조를 이용한 per-scale부, iteration step부, on-the-fly converter부의 세부분으로 구성된다. Per-scale부에서는 새로운 전용 감산기를 이용하여 적은 면적과 고성능을 갖도록 설계한다. Iteration step부에서는 4개의 division step을 갖는 비동기식 링 구조로 설계하고, 아울러 크리티컬 패스(critical path)에 해당하는 부분만을 2선식으로, 나머지 부분은 단선식으로 구성하는 구현방법을 채택하여 하드웨어의 오버헤드를 줄인다. On-the-fly converter부는 iteration step부와 병렬연산이 가능한 on-the-fly 알고리즘을 이용하여 고속연산이 되도록 설계한다. 0.6㎛ CMOS 공정을 이용하여 설계한 결과, 1,480 ×1,200㎛²의 면적에 12,956개의 트랜지스터가 사용되었고, 41.7㎱의 평균지연시간을 가졌다.

• Journal of Electrical Engineering and Technology
• /
• 제2권3호
• /
• pp.358-365
• /
• 2007

This paper deals with a novel solid state controller (NSSC) for parallel operated isolated asynchronous generators (IAG) feeding 3-phase 4-wire loads in constant power applications, such as uncontrolled pico hydro turbines. AC capacitor banks are used to meet the reactive power requirement of asynchronous generators. The proposed NSSC is realized using a set of IGBTs (Insulated gate bipolar junction transistors) based current controlled 4-leg voltage source converter (CC-VSC) and a DC chopper at its DC bus, which keeps the generated voltage and frequency constant in spite of changes in consumer loads. The complete system is modeled in MATLAB along with simulink and PSB (power system block set) toolboxes. The simulated results are presented to demonstrate the capability of isolated generating system consisting of NSSC and parallel operated asynchronous generators driven by uncontrolled pico hydro turbines and feeding 3-phase 4-wire loads.

• 대한전자공학회논문지SD
• /
• 제45권5호
• /
• pp.71-81
• /
• 2008

본 논문에서는 새로운 On-Chip 버스로 다중처리 기반의 GALDS 버스 구조를 제안하였고 성능을 검증하였다. 제안된 GALDS 버스 구조는 멀티 마스터 멀티 슬레이브의 다중 처리를 지원하는 세그먼트(segment) 기반의 고성능의 양방향 다중처리 버스 구조(bi-direction multitasking bus architecture)이다. 또한, 시스템의 태스크(task) 분석에 의해서, 버스는 버스 동작 주파수의 배수 값을 갖는 주파수 사이에서 각각의 IP에 최적화된 동작 주파수를 선택하기 때문에 전체 전력 소모를 줄일 수 있다. 서로 다른 동작 주파수를 입력받은 IP들 간의 효율적인 데이터 통신을 위하여, 본 구조에서는 비동기 양방향 FIFO를 기반으로 하는 비동기 Wrapper 설계하였다. 또한, 버스 세그먼트의 추가만으로 시스템의 쉬운 확장이 가능하기 때문에, 제안된 구조는 IP 재사용 및 구조적 변경이 용이한 장점을 갖는다. 제안된 버스의 검증을 위해 4-마스터/4-슬레이브를 가지는 4-세그먼트의 버스와 비동기 Wrapper를 Verilog HDL을 이용하여 구현하였다. 버스의 다중처리동작 검증은 버스와 IP의 동작 주파수 비가 1:1, 1:2, 1:4, 1:8인 경우를 기준으로 시뮬레이션을 통해 마스터 IP에서 슬레이브 IP 사이의 데이터 읽기 및 쓰기 전송 동작을 확인하였다. 데이터 전송은 Advanced Microcontroller Bus Architecture(AMBA)과 호환 가능한 16 Burst Increment 모드로 하였다. 제한된 GALDS 버스의 최대 동작 지연시간은 쓰기 동작 시 22 클럭, 읽기 동작 시 44 클럭으로 확인되었다.

• 한국통신학회논문지
• /
• 제28권12A호
• /
• pp.1002-1008
• /
• 2003

지상파 데이터 방송은 실제 구현이나 설계의 관점에서는 많은 분야가 시작 단계에 불과하다고 볼 수 있고, 그나마 연구되어온 것은 비동기 데이터에 대한 서비스위주로 기술이 개발되어왔다. 본 논문에서는 지상파 데이터 단말에서 좀 더 다양한 데이터 방송 서비스 컨텐츠의 처리가 가능하도록 하기 위하여 트리거 정보를 이용한 비동기 데이터의 동기화 처리알고리즘을 제안하고 있다. 트리거 데이터가 DSM-CC section에 캡슐화 되어, MPEG-2 TS를 통해 수신되면, PC형 셉톱박스를 통해 데이터가 분리된다. 분리된 비동기 데이터와 트리거 데이터는 제안된 알고리즘을 통해 저장되고, STC(system time clock)와 PTS(presentation time stamp)가 일치할 때, 이미 수신되어 저장된 비동기 데이터를 DAU(data access unit) 단위로 화면에 오버레이 하여 재생하여 준다. 본 알고리즘을 검증하기 위해 컨텐츠는 XML(extensible markup language)로 저작되었으며, DA(declarative application) 브라우저를 이용하였다.

• Management Science and Financial Engineering
• /
• 제6권1호
• /
• pp.37-63
• /
• 2000

An important objective of pull-based production control is to achieve synchronized and smooth production flow in a multi-stage system that is subject to uncertainty. To our knowledge, previous research has not generated a performance measure that captures this objective of pull-based probased production control system. This performance material with respect to the instant when the operation is required. We examine the issue of asynchronous waste in a two-stage kanban control system.