• 지구물리와물리탐사
• /
• 제5권1호
• /
• pp.23-32
• /
• 2002

비접지식 전기비저항 탐사는 땅에 접지전극을 설치하기 어려운 곳에서 전기비저항 탐사를 수행할 수 있는 방법으로 국내에서도 관심이 높아지고 있는 방법이다. 이 방법의 기본원리는 땅과 송수신 안테나의 용량결합(capacitive coupling)에 의하여 지하로 전류를 주입하고 이에 의한 전위차를 측정하여 자료를 획득하는 것이다. 본 연구에서는 쌍극자 및 단극 형태의 송수신 안테나를 일렬로 배치하는 방사 배열(radial array)에 대한 기하학적 상수를 유도하였다. 또한, 기존의 접지식 전기비저항 해석 알고리듬을 이용하여 비접지식 전기비저항 자료를 해석하기 위한 자료 전처리 및 변환 과정을 제시하였다. 즉, 획득된 탐사 자료를 기하학적 상수를 이용하여 일단 겉보기 비저항으로 변환한 후 쌍극자 배열이나 변형된 쌍극자 배열 자료로 보간 혹은 재샘플링함으로써 기존의 접지식 전기비저항 역산 알고리듬을 이용하여 해석하였는데, 동일 측선에서 수행한 접지식 및 비접지식 탐사 자료와 비교하여 그 타당성을 검증하였다. 비접지식 전기비저항 탐사법은 전류를 많이 주입할 수 없는 기기 상의 단점을 갖고 있음을 알 수 있었는데, 특히 전기비저항이 낮은 곳이나, 전기적 잡음이 심한 곳, 그리고 송수신 안테나의 접촉이 좋지 않은 지역에 적용함에 있어 세심한 주의가 요구된다. 그러나, 송수신 안테나를 일렬로 배열하여 견인함으로써 연속적으로 탐사 자료를 획득할 수 있고 전극 설치가 불가능한 지역에서 전기비저항 탐사를 수행할 수 있으므로, 신속하게 지하 천부에 대한 전기비저항 분포를 알고자 할 때 유용하게 쓰일 것으로 생각된다.

• Journal of Periodontal and Implant Science
• /
• 제31권3호
• /
• pp.565-571
• /
• 2001

The purpose of this study is to determine if a relationship exists among osteoporosis, alveolar bone density and periodontal disease in postmenopausal osteoporotic women and postmenopausal healthy women. Twenty-two women were evaluated for this study. They were attending the postmenopausal clinic, Seoul National University Hospital and generally healthy except osteoporosis. They had experienced menopause not less than one year when we began to examine them. Bone densities of lumbar area(L2-L4) was determined by DEXA(LUNAR-expert Co,. U.S.A). We diagnosed osteoporosis when T-score was below -2.5 and healthy state when T-score was over -1. Osteoporotic(10 female), not hormone-treated group and healthy control group(12 female) were asked for their age, menopausal age, menopausal period and the number of remaining teeth and examined clinically for plaque index(PI), gingival index(GI), clinical attachment loss(CAL) on their 6 Ramfjord index teeth. Intraoral radiographs were taken in maxillary anterior zone. All films were equally exposed and developed. Each films was digitized and analysed using image processing software, Scion image. Alveolar bone regions of interest were selected and Intensity of each pixel was quantized in the array ranging from 0(white) to 255(black). The two groups were comparable with respect age, menopausal age, menopausal period and number of remaining teeth. The osteoporotic women had significantly lower alveolar bone density than controls in maxilla. But no significant difference was found with respect clinical attachment loss, plaque index and gingival index. Supported by the Ministry of Public Health and Welfare, Korea (HMP-00-CH-10-0009).

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.241-241
• /
• 2008

Macrofore formation in silicon and other semiconductors using electrochemical etching processes has been, in the last years, a subject of great attention of both theory and practice. Its first reason of concern is new areas of macropore silicone applications arising from microelectromechanical systems processing (MEMS), membrane techniques, solar cells, sensors, photonic crystals, and new technologies like a silicon-on-nothing (SON) technology. Its formation mechanism with a rich variety of controllable microstructures and their many potential applications have been studied extensively recently. Porous silicon is formed by anodic etching of crystalline silicon in hydrofluoric acid. During the etching process holes are required to enable the dissolution of the silicon anode. For p-type silicon, holes are the majority charge carriers, therefore porous silicon can be formed under the action of a positive bias on the silicon anode. For n-type silicon, holes to dissolve silicon is supplied by illuminating n-type silicon with above-band-gap light which allows sufficient generation of holes. To make a desired three-dimensional nano- or micro-structures, pre-structuring the masked surface in KOH solution to form a periodic array of etch pits before electrochemical etching. Due to enhanced electric field, the holes are efficiently collected at the pore tips for etching. The depletion of holes in the space charge region prevents silicon dissolution at the sidewalls, enabling anisotropic etching for the trenches. This is correct theoretical explanation for n-type Si etching. However, there are a few experimental repors in p-type silicon, while a number of theoretical models have been worked out to explain experimental dependence observed. To perform ordered macrofore formaion for p-type silicon, various kinds of mask patterns to make initial KOH etch pits were used. In order to understand the roles played by the kinds of etching solution in the formation of pillar arrays, we have undertaken a systematic study of the solvent effects in mixtures of HF, N-dimethylformamide (DMF), iso-propanol, and mixtures of HF with water on the macrofore structure formation on monocrystalline p-type silicon with a resistivity varying between 10 ~ 0.01 $\Omega$ cm. The etching solution including the iso-propanol produced a best three dimensional pillar structures. The experimental results are discussed on the base of Lehmann's comprehensive model based on SCR width.

• 정보처리학회논문지A
• /
• 제11A권2호
• /
• pp.115-122
• /
• 2004

본 논문에서는 전류모드 CMOS를 사용하여 다치 가산기 및 다치 승산기를 구현하였으며, 먼저 효과적인 집적회로 설계 이용성을 갖는 전류모드 CMOS를 사용하여 3치 T-게이트와 4치 T-게이트를 구현하였다. 구현된 다치 T-게이트를 조합하여 유한체 $GF(3^2)$의 2변수 3치 가산표와 승산표를 실현하는 회로를 구현하였으며, 이들 다치 T-게이트를 사용하여 유한체 $GF(4^2)$의 2변수 4치 가산표와 승산표를 실현하는 회로를 구현하였다. 또한, Spice 시뮬레이션을 통하여 이 회로들에 대한 동자특성을 보였다. 다치 가산기 및 승산기들은 $1.5\mutextrm{m}$ CMOS 표준 기술의 MOSFET 모델 LEVEL 3을 사용하였고, 단위전류는 $15\mutextrm{A}$로 하였으며, 전원전압은 3.3V를 사용하였다. 본 논문에서 구현한 전류모드 CMOS의 3치 가산기와 승산기, 4치 가산기와 승산기는 일정한 회선경로 선택의 규칙성, 간단성, 셀 배열에 의한 모듈성의 이점을 가지며 특히 차수 m이 증가하는 유한체의 두 다항식의 가산 및 승산에서 확장성을 가지므로 VLSI화 실현에 적합한 것으로 생각된다.

• 문화기술의 융합
• /
• 제6권4호
• /
• pp.225-230
• /
• 2020

인공지능, 딥러닝, 머신러닝 등이 괄목할만한 발전을 이루면서 2016년경부터 100여개의 언어를 비롯하여 가장 보편적으로 사용되어 온 Google Translate (구글기계번역기)는 자연언어처리(NLP) 분야와 외국어 학습 등 언어활용 분야에 독보적인 역할을 하고 있다. 본 논문은 구글기계번역기, Google Translate에 있어서, 영어모국어화자가 가진 통사문법적-범주적 지식의 중요성과 그 영향력에 대해 살펴보고자 한다. Jackendoff (1999)는 맹인을 위한 독서기계(Reading Machine)등을 구축하려면 통사구조적 지식과 문법적 분해력(parsing)이 매우 중요하고, 적어도 현재의 컴퓨터는 엄청난 발전을 이루기는 하였으나, 인간의 두뇌를 따라갈 수 없다는 결론을 내렸다. Jackendoff가 논의했던 몇 가지 어휘항목과 통사구조적 중의성을 활용하여, Google Translate 기계발음번역기를 통해 그의 주장을 확인하는 실험을 실시하고, 그 결과를 분석하는 것이 이 논문의 목표이다. 이 연구는 Jackendoff의 주장처럼 L1 화자가 내재화한 통사문법적, 범주-구조적 지식은 NLP, 혹은 "독서기계"등의 구축에서 중요하며, 이는 Chomsky (1986, 2005)등에서 논의된 내재적언어 (I-language)의 핵심이라는 점을 시사한다.

• 정보처리학회논문지D
• /
• 제18D권3호
• /
• pp.157-168
• /
• 2011

최근 플래시 메모리 및 SSD가 노트북이나 PC의 저장장치로 사용되는 것뿐 아니라, 기업용 서버의 차세대 저장장치로 주목 받고 있다. 대용량의 데이터를 처리하는 데이터베이스에서는 삽입, 삭제, 검색을 빠르게 하기 위해 다양한 색인 기법을 사용하는데 그 중B-트리 구조가 대표적인 기법이다. 하지만 플래시 메모리 상에서는 하드디스크와 달리 덮어쓰기(overwrite) 연산을 수행하기 위해서는 먼저 해당 블록(block)에 대하여 플래시 메모리의 연산 중 가장 비용이 많이 요구되는 삭제(erase) 연산을 수행 해야만 한다. 이러한 문제점을 극복하기 위해 플래시 메모리 사이에 위치하는 플래시 변환 계층(Flash memory Translation Layer)을 사용한다. 이 플래시 변환 계층은 수정한 데이터를 동일한 논리 주소에 덮어쓰기를 하더라도 실제로 임의의 다른 물리 주소에 저장하도록 하여 이 문제를 해결할 수 있다. NAND 플래시 메모리를 배열 형태로 포함하고 있는 SSD는 한 개 이상의 플래시 메모리 패키지를 병렬로 접근할 수 있다. 이러한 병렬 접근 방식을 사용하여 쓰기 연산 성능을 향상하기 위해서는 연속한 논리 주소에 쓰기 연산을 요청하는 것이 유리하다. 하지만 B-트리는 구성 노드에 대한 삽입 삭제 연산 시에 대부분 연속되지 않은 논리 주소 공간에 대한 갱신 연산이 일어나게 된다. 따라서 SSD의 병렬 접근 방식을 최대한 활용할 수 없게 된다. 본 논문에서는 수정한 노드를 연속한 논리 주소에 쓰도록 하는 AS B-트리 구조를 제안하여 SSD의 병렬 접근 방식을 최대한 활용할 수 있도록 하였다. 구현 및 실험한 결과 AS B-트리에서의 삽입 시간이 B-트리보다 21% 개선된 것을 확인하였다.

• 한국정보전자통신기술학회논문지
• /
• 제13권1호
• /
• pp.48-57
• /
• 2020

Wireless charger, USB type-C 등의 응용에서 사용되는 MCU는 추가 공정 마스크가 작으면서 셀 사이즈가 작은 MTP 메모리가 요구된다. 기존의 double poly EEPROM 셀은 사이즈가 작지만 3~5 장 정도의 추가 공정 마스크가 요구되고, FN 터널링 방식의 single poly EEPROM 셀은 셀 사이즈가 큰 단점이 있다. 본 논문에서는 vertical PIP 커패시터를 사용한 110nm MTP 셀을 제안하였다. 제안된 MTP 셀의 erase 동작은 FG와 EG 사이의 FN 터널링을 이용하였고 프로그램 동작은 CHEI 주입 방식을 사용하므로 MTP 셀 어레이의 PW을 공유하여 MTP 셀 사이즈를 1.09㎛2으로 줄였다. 한편 USB type-C 등의 응용에서 요구되는 MTP 메모리 IP는 2.5V ~ 5.5V의 넓은 전압 범위에서 동작하는 것이 필요하다. 그런데 VPP 전하펌프의 펌핑 전류는 VCC 전압이 최소인 2.5V일 때 가장 낮은 반면, 리플전압은 VCC 전압이 5.5V일 때 크게 나타난다. 그래서 본 논문에서는 VCC detector 회로를 사용하여 ON되는 전하펌프의 개수를 제어하여 VCC가 높아지더라도 펌핑 전류를 최대 474.6㎂로 억제하므로 SPICE 모의실험을 통해 VPP 리플 전압을 0.19V 이내로 줄였다.

• 한국정보전자통신기술학회논문지
• /
• 제13권1호
• /
• pp.64-71
• /
• 2020

전력 반도체 소자의 게이트 구동 칩의 아날로그 회로를 트리밍하기 위해서는 eFuse OTP IP가 필요하다. 기존의 NMOS 다이오드 형태의 eFuse OTP 셀은 셀 사이즈가 작은 반면 DNW(Deep N-Well) 마스크가 한 장 더 필요로 하는 단점이 있다. 본 논문에서는 CMOS 공정에서 추가 공정이 필요 없으면서 셀 사이즈가 작은 PMOS-다이오드 형태의 eFuse OTP 셀을 제안하였다. 본 논문에서 제안된 PMOS-다이오드 형태의 eFuse OTP 셀은 N-WELL 안에 형성된 PMOS 트랜지스터와 기억소자인 eFuse 링크로 구성되어 있으며, PMOS 트랜지스터에서 기생적으로 만들어지는 pn 접합 다이오드를 이용하였다. 그리고 PMOS-다이오드 형태의 eFuse 셀 어레이를 구동하기 위한 코어 구동회로를 제안하였으며, SPICE 모의실험 결과 제안된 코어 회로를 사용하여 61㏀의 post-program 저항을 센싱하였다. 한편 0.13㎛ BCD 공정을 이용하여 설계된 PMOS-다이오드 형태의 eFuse OTP 셀과 512b eFuse OTP IP의 레이아웃 사이즈는 각각 3.475㎛ × 4.21㎛ (=14.62975㎛2)과 119.315㎛ × 341.95㎛ (=0.0408㎟)이며, 웨이퍼 레벨에서 테스트한 결과 정상적으로 프로그램 되는 것을 확인하였다.

• 방사선산업학회지
• /
• 제6권1호
• /
• pp.31-40
• /
• 2012

There are two methods to fabricate the readout electronic to a large-area CMOS image sensor (LACIS). One is to design and manufacture the sensor part and signal processing electronics in a single chip and the other is to integrate both parts with bump bonding or wire bonding after manufacturing both parts separately. The latter method has an advantage of the high yield because the optimized and specialized fabrication process can be chosen in designing and manufacturing each part. In this paper, LACIS chip, that is optimized design for the latter method of fabrication, is presented. The LACIS chip consists of a 3-TR pixel photodiode array, row driver (or called as a gate driver) circuit, and bonding pads to the external readout ICs. Among 4 types of the photodiode structure available in a standard CMOS process, $N_{photo}/P_{epi}$ type photodiode showed the highest quantum efficiency in the simulation study, though it requires one additional mask to control the doping concentration of $N_{photo}$ layer. The optimized channel widths and lengths of 3 pixel transistors are also determined by simulation. The select transistor is not significantly affected by channel length and width. But source follower transistor is strongly influenced by length and width. In row driver, to reduce signal time delay by high capacitance at output node, three stage inverter drivers are used. And channel width of the inverter driver increases gradually in each step. The sensor has very long metal wire that is about 170 mm. The repeater consisted of inverters is applied proper amount of pixel rows. It can help to reduce the long metal-line delay.

• 지구물리와물리탐사
• /
• 제1권1호
• /
• pp.57-63
• /
• 1998

전기비저항 탐사는 역사가 깊으며 널리 사용되는 물리탐사 기술 중의 하나로서 최근에는 단순한 이상대의 확인이 아닌 지하 구조를 영상화하는 것으로 확대, 발전되면서 토목 및 환경 분야에 많은 적용이 시도되고 있다. 본 연구에서는 환경 분야에서의 전기비저항 탐사의 응용 가능성을 입증하기 위하여 전주시 소재의 폐기물 처분장에서 10 m 간격의 쌍극자 배열 전기비저항 탐사를 8개의 측선상에서 수행하였다. 자동 측정 소프트웨어를 개발하여 자료를 획득하였으며 자료처리 과정에서 지형 효과를 보정하였다. 처분장 내부는 대단히 낮은 저비저항대가 발달하고 있으며 삼천천 쪽을 제외하고는 처분장 부지와 저비저항대의 분포가 정확하게 일치하였다. 또한 오염물질의 수직적인 분포도 삼천천 방향으로 가면서 그 심도가 계속적으로 깊어진다. 이는 삼천천 쪽을 제외하고는 처분장의 방벽이 오염물질의 확산을 잘 막아주고 있으며 오염물질이 삼천천 방향으로 확산되었을 가능성이 높다는 것을 의미한다. 전기비저항 영상화 기법을 이용하여 오염대의 수평/수직적인 분포, 심도별 오염물질의 발달 경향, 폐기물 처분의 최대 심도등의 유추가 가능하며 이는 환경 분야에서 전기비저항 탐사의 응용 가능성을 입증하는 것이다.