• 제목/요약/키워드: array processing

검색결과 1,010건 처리시간 0.028초

음성인식용 DTW PE의 IC화를 위한 ADD 및 ABS 회로의 설계

  • 정광재;문홍진;최규훈;김종교
    • 한국통신학회논문지
    • /
    • 제15권8호
    • /
    • pp.648-658
    • /
    • 1990
  • 음성 인식에 있어서 계산 속도를 보다 빠르게 하기 위한 여러 방법중에 systolic array를 이용하여 multiple processign하는 방법이 있다. 이러한 systolic array의 각 연산은 pipeline 방식으로 수행되며, 이 연산은 Processing Element(PE)로 multiprocessing되어 계산 효율을 증대시키게 된다. 이 DTW용 PE cell은 크게 세가지의 블록으로 대별된다. 즉 MIN block, ADD block 그리고 ABS block인데, 본 연구에서는 이들 세가지 블록중 "ADD"와 "ABS" 대한 회로설계및 검증을 행하였으며, 3$\mu$m CMOS N-well 설계 규칙에 따라 두 블록에 대한 각각의 레이아웃과 전체 레이아웃을 설계한 후 설계 규칙 검사(DRC)를 마쳤다. 설계 규칙 검사(DRC)를 마쳤다.

  • PDF

데이터 재사용에 의한 고속 프랙탈 영상압축을 위한 시스토릭 어레이의 설계 ((Design of Systolic Away for High-Speed Fractal Image Compression by Data Reusing))

  • 우종호;이희진;이수진;성길영
    • 전자공학회논문지SC
    • /
    • 제39권3호
    • /
    • pp.220-227
    • /
    • 2002
  • 프랙탈 영상압축의 고속처리를 위한 일차원 VLSI 어레이를 설계하였다. 기존의 제안된 일차원 VLSI 어레이에서 중첩되는 이웃의 정의역블럭의 데이터들을 재사용하므로서 전체 연산에 필요한 데이터의 총입력 횟수를 감소시키고, 이로 인한 전체 처리시간을 줄였다. 어레이로 입력되는 데이터의존관계를 고려하여, 입력순서가 적절히 조정되었으며, 이에 따라 처리요소들을 설계하였다. 몇몇 처리요소에는 데이터의 저장 및 경로설정을 위한 레지스터와 멀티플렉서들이 추가되었다. 따라서 영상의 크기가 N이고 블럭의 크기가 B인 경우, 이 설계는 적은 하드웨어를 추가하여 기존의 어레이보다 처리속도가 (N-4B)/4(N-B)배 향상되었다.

Effect of Array Configurations on the Performance of GNSS Interference Suppression

  • Chang, Chung-Liang;Juang, Jyh-Ching
    • International Journal of Control, Automation, and Systems
    • /
    • 제6권6호
    • /
    • pp.884-893
    • /
    • 2008
  • This paper analyzes, through simulations, GNSS interference mitigation performance against wideband and narrowband interferences by using spatial-temporal adaptive processing(STAP). The mathematical analysis results demonstrate that the array configuration has a considerable effect on the spatial-temporal correlation function. Based on the results, different array configurations are presented to evaluate and observe the effect on interference mitigation. The analysis results are further assessed through simulations.

화소-병렬 영상처리를 위한 포맷 변환기 설계 (Design of Format Converter for Pixel-Parallel Image Processing)

  • 김현기;이천희
    • 한국시뮬레이션학회논문지
    • /
    • 제10권3호
    • /
    • pp.59-70
    • /
    • 2001
  • Typical low-level image processing tasks require thousands of operations per pixel for each input image. Traditional general-purpose computers are not capable of performing such tasks in real time. Yet important features of traditional computers are not exploited by low-level image processing tasks. Since storage requirements are limited to a small number of low-precision integer values per pixel, large hierarchical memory systems are not necessary. The mismatch between the demands of low-level image processing tasks and the characteristics of conventional computers motivates investigation of alternative architectures. The structure of the tasks suggests employing an array of processing elements, one per pixel, sharing instructions issued by a single controller. In this paper we implemented various image processing filtering using the format converter. Also, we realized from conventional gray image process to color image process. This design method is based on realized the large processor-per-pixel array by integrated circuit technology This format converter design has control path implementation efficiently, and can be utilize the high technology without complicated controller hardware.

  • PDF

A Systolic Array for High-Speed Computing of Full Search Block Matching Algorithm

  • Jung, Soon-Ho;Woo, Chong-Ho
    • 한국멀티미디어학회논문지
    • /
    • 제14권10호
    • /
    • pp.1275-1286
    • /
    • 2011
  • This paper proposes a high speed systolic array architecture for full search block matching algorithm (FBMA). The pixels of the search area for a reference block are input only one time to find the matched candidate block and reused to compute the sum of absolute difference (SAD) for the adjacent candidate blocks. Each row of designed 2-dimensional systolic array compares the reference block with the adjacent blocks of the same row in search area. The lower rows of the designed array get the pixels from the upper row and compute the SAD with reusing the overlapped pixels of the candidate blocks within same column of the search area. This designed array has no data broadcasting and global paths. The comparison with existing architectures shows that this array is superior in terms of throughput through it requires a little more hardware.

탐색시간의 개선을 위한 함수형 배열의 설계 및 구현 (A Design and Implementation of Functional Array for Improvement of the Traversal Time)

  • 주형석;유원희
    • 한국정보처리학회논문지
    • /
    • 제3권5호
    • /
    • pp.1262-1272
    • /
    • 1996
  • 순수 함수언어는 참조적 투명성을 가지고 있으므로 모든 객체에 대한 직접적 인 갱신이 불가능하다. 배열과 같은 집단자료구조가 갱신되면, 참조적 투명성을 유지하기 위하여 원래의 배열과 갱신된 배열이 모두 유지되어야 한다. 따라서 모든 자료에 대한 참조적 투명성을 유지하면서 자료의 유지 비용을 줄일 수 있는 효과적 인 방법의 개발이 요구되고 있다. 본 논문에서는 이러한 문제를 해결하기 위한 함수형 배열을 제시하고, 검증하고자 하였다. 이와 같은 검증을 위해서, 제안된 방법을 컴비네이터 그래프 감축기 상에서 구현하였다. 제안된 방법에서 배열 연산에 대한 탐색시간을 줄 일 수 있었으며, 갱신 비용과 최근 버전에 대한 접근은 갱신된 자료를 실행시간에 재 구성하는 과정 없이 상수시간에 가능하였다.

  • PDF

위상 배열레이더의 다채널 수신 데이터 전송 기법 (A Transmission Technique of Multichannel Receiver Data for the Phased-Array Radar)

  • 정명득;김한생
    • 한국전자파학회논문지
    • /
    • 제23권10호
    • /
    • pp.1188-1195
    • /
    • 2012
  • 향후 레이더는 능동 위상 배열레이더(Active Phased-Array Radar System)로 발전하는 추세이다. 특히, 다채널 수신 시스템에서 실시간 신호처리를 위해서 신호처리용 보드의 처리 속도와 개수와의 trade-off는 최적화 되어야 한다. 본 논문에서는 많은 양의 수신 데이터를 안테나부에서 신호처리부로 전달하기 위한 전송 기법에 대하여 소개하고자 한다. 그 결과, 기존 방법에 비해 신호처리부의 S/L 보드 개수는 절반(1/2) 수준으로 감소하였고, 통신 전송 속도 여유 마진은 약 2배 더 증가되는 효과가 있다.

비구면 유리 어레이 렌즈 성형용 초경합금 코어 초정밀 연삭 가공에 관한 연구 (Study on Ultra-Precision Grinding Processing for Aspheric Glass Array Lens WC Core)

  • 고명진;박순섭
    • 한국정밀공학회지
    • /
    • 제33권11호
    • /
    • pp.893-898
    • /
    • 2016
  • Plastic array lens are cheap to manufacture; however, plastic is not resistant to high temperatures and moisture. Optical glass represents a better solution but is a more-expensive alternative. Glass array lens can be produced using lithography or precision-molding techniques. The lithography process is commonly used, for instance, in the semiconductor industry; however, the manufacturing costs are high, the processing time is quite long, and spherical aberration is a problem. To obtain high-order aspherical shapes, mold-core manufacturing is conducted through ultra-precision grinding machining. In this paper, a $4{\times}1$ mold core was manufactured using an ultra-precision machine with a jig for the injection molding of an aspherical array lens. The machined mold core was measured using the Form TalySurf PGI 2+ contact-stylus profilometer. The measurement data of the mold core are suitable for the design criterion of below 0.5 um.

Kalman 알고리즘에 의한 대역분할. 합성형 어댑티브 어레이 안테나의 동작 특성 (Performance Characteristics of Subband Adaptive Array Antenna using Kalman Algorithm)

  • 박재성;오경석;주창복;박남천;정주수
    • 한국정보통신학회논문지
    • /
    • 제3권3호
    • /
    • pp.501-507
    • /
    • 1999
  • 이동체에서 어댑티브 어레이 안테나를 사용하는 경우 가중계수벡터를 전파 환경의 변화에 고속으로 적응시킬 필요가 있다. 4소자 등간격 선형 어레이 안테나 시스템에 있어서 일정 진폭의 포락선을 갖는 BPSK신호나 BFSK 신호에 대하여 신호의 자기상관성을 향상시켜 주므로서 효과적인 다중 간섭파를 제거할 수 있는 대역분할 합성법에 의한 신호처리 기법을 보고한다. 본 논문에서는 S/I=2, S/N=10인 BPSK 신호에 대하여 대역분할ㆍ합성형 신호처리 기법을 LMS 및 Kalman 알고리즘에 적용한 컴퓨터 시뮬레이션 결과 대역분할ㆍ합성형 기법을 사용하므로서 알고리즘의 수렴성이 빠르고 신호의 추종성이 매우 뛰어남을 확인 할 수 있었다.

  • PDF

직선배열 hydrophone에 의한 수중음원의 분석 (Directive Spectrum Analyzing System Using a Linear Hydrophone Array)

  • 장지원;정중현;서두옥
    • 한국수산과학회지
    • /
    • 제14권4호
    • /
    • pp.265-268
    • /
    • 1981
  • 길이 250cm, 간격 10cm의 25개의 수동계 직선배열 hydrophone을 0, $\pm1$의 거형파 weighting을 부가하여 신호와 weighting과의 convolution을 구하고 이것을 동기가산하는 방법으로 얻는 방향검출과 spectrum분석은 그 실현방법을 증대시키고 정현파 weighting을 부가하는 것보다 3dB정 도 낮으나 지향성을 준 방향보다 타방향의 spectrum성분의 Power level을 적어도 16dB 정도 이상 억제할 수가 있었다. 또 신호까지 0, $\pm1$의 거형파로 바꾸는 경우는 전술한 성분을 적어도 8 dB 이상 억제할 수 있었다.

  • PDF