• 제목/요약/키워드: arithmetic

검색결과 1,662건 처리시간 0.031초

학년 상승에 따른 초등학생들의 자연수 사칙계산 오답유형 및 오답률 추이와 그에 따른 교수학적 시사점 (The Transition of Error Patterns and Error Rates in Elementary Students' Arithmetic Performance by Going Up Grades and Its Instructional Implication)

  • 김수미
    • 한국초등수학교육학회지
    • /
    • 제16권1호
    • /
    • pp.125-143
    • /
    • 2012
  • 이 연구는 학년이 상승하면서 초등학생들의 자연수 계산 오류가 어떤 양상을 띠며 변해 가는지를 알아보고, 이를 통해 효율적인 계산 지도를 위한 시사점을 도출하고자 시도되었다. 이를 위해 수도권의 한 초등학교 3, 4, 5, 6학년 580명을 대상으로, 동일한 뺄셈, 곱셈, 나눗셈 검사지를 풀게 하였으며, 미리 설정한 오류유형틀에 입각하여 학생의 오답 반응을 분석하였다. 학생들의 반응을 분석한 결과, 세 계산 영역에서 학년 상승에 따른 계산 수행능력의 향상이 통계적으로 유의미한 수치로 나타났으며, 계산 절차를 처음 배우는 시점에서 차년도까지의 향상 폭이 가장 큰 것으로 나타났다. 그러나 초등학생들의 계산 오류는 일회 혹은 이회 정도 반복되지만 삼회이상은 잘 반복되지 않는, 체계성이나 고착성이 비교적 낮은 것으로 드러났다. 마지막으로, 이러한 내용을 바탕으로 계산 지도의 효율성을 높이기 위한 지도 전략을 제안하였다.

  • PDF

모바일 3차원 그래픽 프로세서의 조명처리 연산을 위한 초월함수 연산기 구현 (A design of transcendental function arithmetic unit for lighting operation of mobile 3D graphic processor)

  • 이상헌;이찬호
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2005년도 추계종합학술대회
    • /
    • pp.715-718
    • /
    • 2005
  • Mobile devices is getting to include more functions according to the demand of digital convergence. Applications based on 3D graphic calculation such as 3D games and navigation are one of the functions. 3D graphic calculation requires heavy calculation. Therefore, we need dedicated 3D graphic hardware unit with high performance. 3D graphic calculation needs a lot of complicated floating-point arithmetic operation. However, most of current mobile 3D graphics processors do not have efficient architecture for mobile devices because they are based on those for conventional computer systems. In this paper, we propose arithmetic units for special functions of lighting operation of 3D graphics. Transcendental arithmetic units are designed using approximation of logarithm function. Special function units for lighting operation such as reciprocal, square root, reciprocal of square root, and power can be obtained. The proposed arithmetic unit has lower error rate and smaller silicon area than conventional arithmetic architecture.

  • PDF

개선된 하드웨어 산술연산기 구성 (A Construction of the Improved Hardware Arithmetic Operation Unit)

  • 박춘명
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2015년도 추계학술대회
    • /
    • pp.1023-1024
    • /
    • 2015
  • 본 논문에서는 Galois체에 기초를 둔 고효율 산술연산기 구성에 관한 한가지 방법을 제안하였다. 제안한 연산기는 기존의 방법에 비해 좀 더 규칙적이고 확장성이 용이한 이점이 있으며, 또한, 각종 멀티미디어 하드웨어 구성시의 기본인 연산기로 적용 및 응용할 수 있다. 향 후 연구과제로는 좀 더 콤팩트하고 효과적인 산술연산 알고리즘의 도출이 필요하며, 이에 논리연산기를 접목하여 산술연산 및 논리연산을 수행하는 연산전용 프로세서의 개발이 필요하다.

  • PDF

A Study on Joint Coding System using VF Arithmetic Code and BCH code

  • Sukhee Cho;Park, Jihwan;Ryuji Kohno
    • 한국정보보호학회:학술대회논문집
    • /
    • 한국정보보호학회 1998년도 종합학술발표회논문집
    • /
    • pp.537-545
    • /
    • 1998
  • This paper is the research about a joint coding system of source and channel coding using VF(Variable-to-fixed length) arithmetic code and BCH code. We propose a VF arithmetic coding method with EDC( Error Detecting Capability) and a joint coding method in that the VF arithmetic coding method with EDC is combined with BCH code. By combining both the VF arithmetic code with EDC and BCH code. the proposed joint coding method corrects a source codeword with t-errors in decoding of BCH code and carries out a improvement of the EDC of a codeword with more than (t+1)-errors in decoding of the VF arithmetic coding with EDC. We examine the performance of the proposed method in terms of compression ratio and EDC.

  • PDF

초등학생의 연산법칙 이해 수준과 학습 방안 연구 (A Study on the Understanding and Instructional Methods of Arithmetic Rules for Elementary School Students)

  • 김판수
    • East Asian mathematical journal
    • /
    • 제38권2호
    • /
    • pp.257-275
    • /
    • 2022
  • Recently, there are studies the argument that arithmetic rules established by the four fundamental arithmetic operations, in other words, commutative laws, associative laws, distributive laws, should be explicitly described in mathematics textbooks and the curriculum. These rules are currently implicitly presented or omitted from textbooks, but they contain important principles that foster mathematical thinking. This study aims to evaluate the current level of understanding of these computation rules and provide implications for the curriculum and textbook writing. To this end, the correct answer ratio of the five arithmetic rules for 1-4 grades 398 in five elementary schools was investigated and the type of error was analyzed and presented, and the subject to learn these rules and the points to be noted in teaching and learning were also presented. These results will help to clarify the achievement criteria and learning contents of the calculation rules, which were implicitly presented in existing national textbooks, in a new 2022 revised curriculum.

초등학교에서의 암산 지도에 관한 논의 (On the Teaching of Mental Arithmetic in Primary Mathematics)

  • 정영옥
    • 대한수학교육학회지:학교수학
    • /
    • 제5권2호
    • /
    • pp.167-189
    • /
    • 2003
  • 본 연구는 최근에 초등학교 수학에서 관심의 대상이 되고 있는 암산 지도의 교수학적 배경과 여러 나라의 암산 지도 실제를 살펴봄으로써 우리나라 초등학교 수학에서의 암산 지도에 대한 시사점을 도출하는 데 그 목적이 있다. 이러한 목적을 위하여 지난 10여 년 동안 계속 논의되어 온 수학적 소양의 의미와 이와 관련 해서 더욱 중시되고 있는 암산의 의미와 중요성뿐만 아니라 미국의 EM, 영국의 NNP, 네덜란드의 TAL, 독일의 mathe 2000 프로젝트에서 제안하고 있는 내용들을 통해 암산 지도의 실제 및 학생들의 암산 전략과 암산 지도에 도움이 되는 교수학적 모델을 살펴보았다. 마지막으로 앞에서 살펴본 이론적 배경을 바탕으로 우리나라 제 7차 수학 교과서의 암산 지도 내용을 암산 전략과 교수학적 모델에 비추어 분석하고 암산 지도를 위한 시사점을 논하였다.

  • PDF

모바일 3D 그래픽 프로세서의 지오메트리 연산을 위한 부동 소수점 연산기 구현 (A design of Floating Point Arithmetic Unit for Geometry Operation of Mobile 3D Graphic Processor)

  • 이지명;이찬호
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2005년도 추계종합학술대회
    • /
    • pp.711-714
    • /
    • 2005
  • We propose floating point arithmetic units for geometry operation of mobile 3D graphic processor. The proposed arithmetic units conform to the single precision format of IEEE standard 754-1985 that is a standard of floating point arithmetic. The rounding algorithm applies the nearest toward zero form. The proposed adder/subtraction unit and multiplier have one clock cycle latency, and the inversion unit has three clock cycle latency. We estimate the required numbers of arithmetic operation for Viewing transformation. The first stage of geometry operation is composed with translation, rotation and scaling operation. The translation operation requires three addition and the rotation operation needs three addition and six multiplication. The scaling operation requires three multiplication. The viewing transformation is performed in 15 clock cycles. If the adder and the multiplier have their own in/out ports, the viewing transformation can be done in 9 clock cycles. The error margin of proposed arithmetic units is smaller than $10^{-5}$ that is the request in the OpenGL standard. The proposed arithmetic units carry out operations in 100MHz clock frequency.

  • PDF

고성능 H.264 인코더를 위한 CABAC 하드웨어 설계 (The Hardware Design of CABAC for High Performance H.264 Encoder)

  • 명제진;류광기
    • 한국정보통신학회논문지
    • /
    • 제16권4호
    • /
    • pp.771-777
    • /
    • 2012
  • 본 논문에서는 공통 연산기(Common Operation Unit)를 이용한 CABAC의 이진 산술 부호화기를 제안한다. 제안한 공통 연산기는 모드에 상관없이 하나의 공통 연산기를 이용하여 산술 부호화 및 재정규화를 수행하는 이진 산술 부호화기의 하드웨어 구조를 단순하게 구현할 수 있다. 제안하는 CABAC의 이진 산술 부호화기는 Context RAM, Context Updater, Common Operation Unit, Bit-Gen으로 구성되며 매 클럭당 하나의 심볼이 부호화될 수 있는 4단 파이프라인으로 구성하였다. 제안한 CABAC의 이진 산술 부호화기는 기존 CABAC의 이진 산술 부호화기와 비교하여 게이트 수는 최대 47% 감소하였고, 동작 주파수는 최대 19% 성능이 향상됨을 확인하였다.

An Arithmetic System over Finite Fields

  • Park, Chun-Myoung
    • Journal of information and communication convergence engineering
    • /
    • 제9권4호
    • /
    • pp.435-440
    • /
    • 2011
  • This paper propose the method of constructing the highly efficiency adder and multiplier systems over finite fields. The addition arithmetic operation over finite field is simple comparatively because that addition arithmetic operation is analyzed by each digit modP summation independently. But in case of multiplication arithmetic operation, we generate maximum k=2m-2 degree of ${\alpha}^k$ terms, therefore we decrease k into m-1 degree using irreducible primitive polynomial. We propose two method of control signal generation for the purpose of performing above decrease process. One method is the combinational logic expression and the other method is universal signal generation. The proposed method of constructing the highly adder/multiplier systems is as following. First of all, we obtain algorithms for addition and multiplication arithmetic operation based on the mathematical properties over finite fields, next we construct basic cell of A-cell and M-cell using T-gate and modP cyclic gate. Finally we construct adder module and multiplier module over finite fields after synthesizing ${\alpha}^k$ generation module and control signal CSt generation module with A-cell and M-cell. Next, we constructing the arithmetic operation unit over finite fields. Then, we propose the future research and prospects.

변형된 다항식 기저를 이용한 유한체의 연산 (Arithmetic of finite fields with shifted polynomial basis)

  • 이성재
    • 정보보호학회논문지
    • /
    • 제9권4호
    • /
    • pp.3-10
    • /
    • 1999
  • 유한체(Galois fields)가 타원곡선 암호법 coding 이론 등에 응용되면서 유한체의 연 산은 더많은 관심의 대상이 되고 있다. 유한체의 연산은 표현방법에 많은 영향을 받는다. 즉 최적 정규기 저는 하드웨 어 구현에 용이하고 Trinomial을 이용한 다항식 기저는 소프트웨어 구현에 효과적이다. 이논문에서는 새로운 변형된 다항식 기저를 소개하고 AOP를 이용한 경우 하드웨어 구현에 효과적인 최 적 정규기저와 의 변환이 위치 변화로 이루어지고 또한 이것을 바탕으로 한 유한체의 연산이 소프트웨어적 으로 효율적 임을 보인다. More concerns are concentrated in finite fields arithmetic as finite fields being applied for Elliptic curve cryptosystem coding theory and etc. Finite fields arithmetic is affected in represen -tation of those. Optimal normal basis is effective in hardware implementation and polynomial field which is effective in the basis conversion with optimal normal basis and show that the arithmetic of finite field with the basis is effective in software implementation.