• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
• /
• pp.549-552
• /
• 2004

The thesis describes the design of 12bit digital-to-analog converter (DAC) which shows the conversion rate of 500MHz and the power supply of 3.3V with 0.35${\mu}m$ CMOS 1-poly 4-metal process for advanced wireless transceiver of high speed and high resolution. The proposed DAC employes segmented structure which consists of 6bit MSB, 3bit mSB, 3bit LSB for area efficiency Also, using a optimized aspect ratio of process and new triple diagonal symmetric centroid sequence for high yield and high linearity. The proposed 12bit current mode DAC was employs new deglitch circuit for the decrement of the glitch energy. Simulation results show the conversion rate of 500MHz, and the power dissipation of 85mW at single 3.3V supply voltage. Both DNL and INL are found to be smaller than ${\pm}0.65LSB/{\pm}0.8LSB$.

• 전기전자학회논문지
• /
• 제13권4호
• /
• pp.9-14
• /
• 2009

이 논문에서는 혼성 신호 집적회로 상의 온칩 전원전압 잡음을 측정하는 회로에 대해 기술하였다. 온칩 상의 전원전압 잡음을 측정함으로서 잡음이 아날로그 회로에 미치는 영향을 확인하고 이를 보상하는 정보로도 사용할 수 있다. 이 회로는 동일하지만 독립적인 두 개의 채널로 구성되어 있다. 각 채널은 샘플 앤 홀드와 전압 제어 발진기를 포함한 주파수-디지털 변환 블록으로 구성되어 있다. 간단한 아날로그-디지털 변환 방법을 사용해서 시간 기준 전압 정보와 주파수 기준 전력 스펙트럼 밀도를 얻을 수 있다. 버퍼는 넓은 대역폭을 갖는 유닛 게인 버퍼로 동작하고, 전압 제어 발진기는 해상도를 높이기 위한 높은 증폭도를 가지고 있다. 이 회로는 0.18um CMOS 공정으로 설계되었으며 측정된 해상도는 2.06mV/count 이다. 전원잡음 측정회로는 15mW의 전력을 소모하며 $0.768mm^2$의 면적을 차지한다.

• 디지털융복합연구
• /
• 제14권12호
• /
• pp.413-421
• /
• 2016

본 연구는 아이폰 전용 어플리케이션 '스케치 플러스'의 제작을 중심으로 진행된 스마트 미디어에서의 펜화기법을 적용한 제작 연구이다. 비사실적 렌더링을 기반으로 펜화기법을 개발, 재현하고 그 과정에서 디자인적 관점과 알고리즘의 융합과정을 기술하는 것을 목적으로 한다. 연구를 통해 전통적 예술형태를 모방하는 기술인 비사실적 렌더링에 대한 개념을 이해하고 스마트 미디어에서의 선행연구를 분석하여 15가지의 펜화기법과 표현방식을 제시하였다. 특히 펜화기법의 재현과정에서 스마트 기기의 한계 때문에 발생하는 속도 문제를 해칭의 패턴화 및 재사용(Reused)으로 해결하는 과정으로 기술하였고, 펜화 패턴의 이미지 변환과정을 밑그림, 명암구성, 패턴의 적용, 묘사 및 색상적용의 4단계로 구성하여 정리하였다. 아날로그 펜화기법을 재현하는 본 연구가 융복합형 비사실적 렌더링의 제작사례로 활용될 수 있기를 기대한다.

• 한국정보통신학회논문지
• /
• 제11권9호
• /
• pp.1709-1716
• /
• 2007

본 논문에서는 고속 동작을 위한 다중 SHA(sample and hold amplifier) 구조의 파이프라인 A/D 변환기(analog-to-digital converter)를 제안하였다. 제안된 구조는 변환 속도를 높이기 위해, 동일한 SHA를 병렬로 하는 다중 SHA를 구성하였다. 이를 비중첩 클럭(nonoverlapping clock)에서 동작하도록 하여 셀을 구성하는 SHA의 수와 비례한 빠른 샘플링 속도를 얻을 수 있도록 하였다. 제안된 구조를 적용하여 VDSL(very high-speed digital subscriber line) 모뎀의 아날로그 front-end단의 요구 사항을 만족하는 파이프라인 A/D 변환기를 설계하였다. 설계된 A/D 변환기의 DNL(differential nonlinearity)과 INL(integral nonlinearity)은 각각 $0.52LSB{\sim}-0.50LSB,\;0.80LSB{\sim}-0.76LSB$의 특성을 나타내어 설계 사양을 만족함을 확인하였다. 또한 2048 point 대한 FFT를 수행한 결과 SNR이 약 66dB로 10.7비트의 해상도가 얻어짐을 확인하였으며, 전력 소모는 24.32mW로 측정되었다.

• ETRI Journal
• /
• 제39권2호
• /
• pp.145-150
• /
• 2017

As wearable devices are powered by batteries, they need to consume as little energy as possible. To address this challenge, in this article, we propose a synergistic technique for energy-efficient approximate speech signal processing (ASSP) for wearable devices. More specifically, to enable the efficient trade-off between energy consumption and sound quality, we synergistically integrate an approximate multiplier and a successive approximate register analog-to-digital converter using our enhanced conversion algorithm. The proposed ASSP technique provides ~40% lower energy consumption with ~5% higher sound quality than a traditional one that optimizes only the bit width of SSP.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 하계학술대회 논문집 D
• /
• pp.2783-2785
• /
• 2003

In multi-dimensional magnetic resonance imaging, data is obtained in the spatial frequency domain. Since the signal variation in the spatial frequency domain is much larger than that in the spatial domain, analog-to-digital converts with wide conversion bits are required. In this paper, the quantization noise in magnetic resonance imaging is analyzed. The signal-to-quantization noise ratio(SQNR) in the reconstructed image is derived from the level of quantization in the data acquisition. Since the quantization noise is proportional to the signal amplitude, it becomes more dominant in high field imaging. Using the derived formula the SQNR for several MRI systems are evaluated, and it is shown that the quantization noise can be a limiting factor in high field imaging, especially in three dimensional imaging in magnetic resonance imaging.

• 전자공학회논문지
• /
• 제51권6호
• /
• pp.261-268
• /
• 2014

본 논문에서는 저전력 블루투스인 블루투스-LE를 기반으로 하여 심전도, 근전도, 맥박 신호의 무선 모니터링 시스템을 설계 및 구현하였다. 심전도와 근전도 신호를 얻기 위한 센서 인터페이스 아날로그 회로부는 상용칩을 이용하여 설계 및 제작하였다. 저전력 블루투스 통신 모듈로는 Texas Instruments에서 제공하는 CC2540DK를 이용하였다. 2개의 CC2540DK를 사용하여 각각 Peripheral과 Central 노드 역할을 하도록 했다. Peripheral은 획득한 아날로그 생체신호를 ADC를 이용해 디지털 신호로 변환한 후 무선으로 Central로 전송하는 역할을 한다. Central은 Peripheral로부터 데이터를 수신한 후 UART 통신을 통해 PC로 전송한다. 전송된 생체신호는 그래픽 사용자 인터페이스를 통해 파형 또는 결과값의 형태로 표시된다. 이와 같은 시스템은 블루투스 4.0기반 무선 생체신호 모니터링 헬스케어 시스템에 적극 활용될 수 있을 것이다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(5)
• /
• pp.47-50
• /
• 2002

An extended-counting analog to digital converter (ADC) is designed to have a high resolution(14bit) with low power consumption and small dia area. First order sigma-delta modulator with a simple counter for incremental operation eliminates the need of big decimation filter in conventional sigma-delta type ADC. To improve the accuracy and linearity, extended mode of successive approximation is followed. For 14-bit conversion operation, total 263 clocks(1 clock for reset, 256 clocks for incremental operation and extended 6 clocks for successive approximation operation) are needed with the sampling rate of 10 Ms/s This ADC is implemented in a 0.6um standard CMOS technology with a die area of 1 mm ${\times}$ 0.75 mm.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제54권3호
• /
• pp.186-190
• /
• 2005

In this paper, the pipelined A/D converter with multi S/H stage structure is proposed for high resolution and high-speed data conversion rate. In order to improve a resolution and operational speed, the proposed structure increased the sampling time that is sampled input signal. In order to verify the operation characteristics, 20MS/s pipelined A/D converter is designed with two S/H stage. The simulation result shows that INL and DNL are $0.52LSB\~-0.63LSB$ and $0.53LSB\~-0.56LSB$, respectively. Also, the designed Analog-to-Digital converter has the SNR of 43dB and power consumption is 18.5mW.

• 대한전자공학회논문지
• /
• 제15권5호
• /
• pp.7-12
• /
• 1978

본 논문에서는 계속추주정 A/D 변환방법을 이용한 PCM 계열을 설계하고, 이를 주파수 변조하여 송수신할 때 최악조건하에서 계산상의 잡음을 산출하였다. 또한 이것이 실 통신에 사용될 때의 개선 방법을 연구하였으며, 실험을 통하여 측정한 결과 신호 대 잡음비가 27dB 이상이 됨을 확인함으로써 매우 만족스러운 결과를 얻었다.