• 한국전자파학회논문지
• /
• 제21권8호
• /
• pp.857-864
• /
• 2010

본 논문에서는 LINC(LInear amplification with Nonlinear Component) 시스템의 두 경로 간의 이득 및 위상 오차의 발생에 의한 신호 왜곡을 분석하고, 이를 기반으로 생성한 LUT(Look Up Table)를 활용하여 효율적으로 경로 오차를 제거하는 기법을 제안한다. LINC 시스템은 Outphasing 기법을 활용하기 때문에 경로 오차에 의한 EVM (Error Vector Magnitude) 및 ACPR(Adjacent Channel Power Ratio)의 성능 저하가 커진다. 이득 오차, 위상 오차를 두 개의 변수로 하여 EVM과 ACPR을 구하는 방법을 도출하였다. 도출한 방법을 기반으로 EVM, ACPR에 관한 2차원 LUT를 생성하고, 파일럿 신호 없이 효율적으로 경로 오차를 도출하는 기법을 제안하였다. DSP(Digital Signal Processing) 기반의 경로 보상기를 포함한 LINC 시스템을 구축하고 성능을 검증하였다. 대역폭 1.5 MHz, 4.7 dB의 PAPR(Peak to Average Power Ratio)을 갖는 16QAM 신호에 대하여 보상 전에 경로 간 95 %의 이득 비율과 $19.33^{\circ}$의 위상 지연을 가지고 있는 LINC 시스템에 대하여 제안된 기법을 적용한 경우, 경로 간 이득 비율은 99 % 이상, 위상 지연 값은 $0.5^{\circ}$ 이하로 보정되었으며, ACPR은 18.1 dB 향상됨을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.27-35
• /
• 2008

본 논문에서는 고해상도와 높은 신호처리속도, 저전력 및 소면적을 동시에 요구하는 Software Defined Radio (SDR) 시스템 응용을 위한 14비트 150MS/s 0.13um CMOS ADC를 제안한다. 제안하는 ADC는 고해상도를 얻기 위한 특별한 보정 기법을 사용하지 않는 4단 파이프라인 구조로 설계하였고, 각 단의 샘플링 커패시턴스와 증폭기의 입력 트랜스컨덕턴스에 각각 최적화된 스케일링 계수를 적용하여 요구되는 열잡음 성능 및 속도를 만족하는 동시에 소모되는 전력을 최소화하였다. 또한, 소자 부정합에 의한 영향을 줄이면서 14비트 이상의 해상도를 얻기 위해 MDAC의 커패시터 열에는 인접신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법을 제안하였으며, 온도 및 전원 전압에 독립적인 기준 전류 및 전압 발생기를 온-칩 RC 필터와 함께 칩 내부에 집적하고 칩 외부에 C 필터를 추가로 사용하여 스위칭 잡음에 의한 영향을 최소화하였고, 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 14비트 해상도에서 각각 최대 0.81LSB, 2.83LSB의 수준을 보이며, 동적 성능은 120MS/s와 150MS/s의 동작 속도에서 각각 최대 64dB, 61dB의 SNDR과 71dB, 70dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $2.0mm^2$ 이며 전력 소모는 1.2V 전원 전압에서 140mW이다.

• 센서학회지
• /
• 제5권2호
• /
• pp.29-36
• /
• 1996

본 논문에서는 전기기기 및 전력설비의 운전 조작중에 발생하는 극저주파 영역(ELF)의 자장을 측정 및 분석 할 수 있는 장치로써 멀티턴 루우프형 센서를 이용한 3차원 자장측정계에 대해 기술한다. 저주파특성의 개선과 왜곡없는 공간자장성분의 측정 등 우수한 성능을 얻기 위해서, 자장측정계를 멀티턴 루우프형 센서와 증폭기, 능동성 적분기로 구성하여 3차원적으로 설계 제작하였다. 교정실험을 통하여 측정계의 고유응답특성을 산출한 결과, 주파수대역은 x, y, z 축 각각 8[Hz]에서 53[kHz] 정도이고, 응답감도는 9.54, 9.21, $10.89[mV/{\mu}T]$이다. 진동성 임펄스전류발생기를 이용한 적용실험으로써 측정계의 신뢰성을 확인하였고, 소형 전등기의 기동시에 발생하는 자장과 측정거리에 따른 정상운전중의 자장특성을 측정 분석한 결과 자장의 세기는 각각 최대 15.8, $8.61[{\mu}T]$이며, 거리가 증가할수록 급격한 감소를 보였다.

• 한국통신학회논문지
• /
• 제37B권11호
• /
• pp.1072-1081
• /
• 2012

Ka 대역 위성통신 시스템에서 강우 감쇠 보상을 위해서는 위성 탑재체에서 강우 지역의 출력 전력을 높일 수 있는 시스템이 요구된다. Ka 대역 출력 전력 제어 기술은 위성 탑재체에서 하향 링크(19.8 ~ 22.2 GHz)의 출력 전력 조정을 가능하게 한다. 본 논문에서는 다중 빔 안테나와 다중 입출력 증폭기를 이용한 Ka 대역 위성 출력전력 제어 기술에 대하여 소개한다. 한반도 상에 8개의 빔을 형성하기 위해 배열 급전 소자와 반사판으로 구성된 다중 빔 안테나가 설계되었다. 빔 당 목표 EIRP는 59 dBW 이상이며, 강우 감쇠 보상을 위한 전력 제어 기능은 강우 지역에 비 강우 지역 대비 최대 6 dB의 EIRP 상승이 가능하도록 설계하였다. 다중 입출력 증폭기는 다중 빔 안테나와 함께 구성될 때 위성 출력 전력 제어를 위해 효과적으로 사용될 수 있다. $4{\times}4$ 다중 입출력 증폭기가 기술 검증을 위해 제작되었으며 Ka 대역 위성 송신 주파수 대역에서 24 dB 이상의 격리도 성능을 나타낸다.

• 대한전자공학회논문지SD
• /
• 제43권10호
• /
• pp.1-9
• /
• 2006

본 논문에서는 0.18um CMOS 공정을 이용하여 두 종류의 10Gb/s급 광통신용 전치증폭기(TIA)를 설계, 비교하였다. 전압모드인 Inverter TIA(I-TIA)는 입력단에 inverter 구조를 사용하여 입력 유효 gm 값을 증가시킴으로써 입력저항 값을 줄이고 동시에 대역폭을 늘리는 효과를 얻었다. 0.25pF의 광다이오드 캐패시턴스에 대하여 $56dB{\Omega}$의 트랜스임피던스 이득과 14GHz의 대역폭을 얻었고, $10^{-12}$ BER과 9dB extinction ratio 및 0.4A/W responsivity를 예상할 경우 -16.5dBm의 광민감도를 얻었다. 그러나 기생 성분에 의한 대역폭의 감소 및 민감도가 크기 때문에 회로설계 시 패키지 및 회로내의 기생성분 효과에 대한 신중한 고려가 필요하다. 이와 달리, 전류모드인 RGC TIA는 입력단에 regulated cascode 설계기법을 사용하여 광다이오드와 TIA 사이에 생기는 큰 입력 기생 캐패시턴스를 전압모드보다 매우 효과적으로 차단하여 대역폭을 확장하였다. 또한 기생성분에 의한 대역폭 및 트랜스임피던스의 민감도가 현저히 줄어들어 대역폭의 변화가 없다. 0.25pF의 광다이오드 캐패시턴스에 대하여 $60dB{\Omega}$의 트랜스임피던스 이득과 10GHz의 대역폭을 얻었고, $10^{-12}$ BER과 9dB extinction ratio 및 0.5A/W responsivity를 예상할 경우 -15.7dBm의 광민감도를 얻는다. 그러나, I-TIA에 비하여 약 4.5배의 높은 전력소모를 보이는 단점이 있다.

• 대한전자공학회논문지SD
• /
• 제44권8호
• /
• pp.16-21
• /
• 2007

본 논문은 구조물 모니터링을 위한 광섬유 센서 시스템의 수신단 응용을 위한 CMOS 기반의 가변 이득 증폭기 집적회로 설계에 초점을 두고 있다. 차동증폭기와 선형 linear-in-dB 제어기를 사용한 3단 가변 이득 증폭기를 제시하였다. 제안된 가변이득 증폭기는 전류의 비에 의해 증폭기의 이득이 linear-in-dB 하게 조절되는 일반적인 가변 이득 증폭기의 변형된 형태이다. 본 논문에서 제안된 가변 이득 증폭기는 1.5 dB의 간격으로 77 dB의 다이내믹 영역을 가졌다. 이득오차는 77 dB 다이내믹 영역에서 1.5 dB 이하를 얻었다. 동작범위는 10 MHz를 얻었으며, 단일 1.8 V 전압에서 13.8 mW의 전력소모 특성을 보였다. 이 가변 이득 증폭기는 Magnachip 사의 $0.18{\mu}m$ CMOS 공정을 사용하여 구현되었으며, 유효면적은 $430{\mu}m{\times}350{\mu}m$ 이었다. 제안된 가변 이득 증폭기는 구조물 모니터링을 위한 광섬유 센서 시스템의 수신단에 적용이 가능하였다 측정 결과에 따라 제안된 방법은 다이내믹 영역의 증대와 좋은 linear-in-dB 특성 관점에서 유효하였다.

• 대한전자공학회논문지TC
• /
• 제47권2호
• /
• pp.9-17
• /
• 2010

최근 들어, 차세대 무선 광대역 통신 시스템의 전송 방식으로 큰 관심을 받고 있는 OFDM (Orthogonal Frequency Division Multiplexing) 시스템은 다수 반송파 전송의 특수한 형태로 볼 수 있으며 하나의 데이터열이 보다 낮은 데이터 전송률을 갖는 부반송파를 통해 전송된다. OFDM을 사용하는 중요한 이유 중 하나는 OFDM을 사용하면 주파수 선택적 페이딩이나 협대역 간섭에 대한 강건함이 증가하기 때문이다. 하지만 출력 신호의 크기가 Rayleigh 분포를 갖기 때문에 무선 통신 환경에서 SSPA (Solid State Power Amplifier)와 같은 고출력 증폭기 (High Power Amplifier; HPA)의 비선형 특성으로 인하여 단일 반송파 전송 방식보다 심각한 비선형 왜곡이 발생하게 된다. 본 논문에서는 OFDM 신호의 높은 PAPR (Peak-to-Average Power Ratio)과 HPA의 비선형성에 의한 신호의 왜곡과 스펙트럼의 확산을 방지하기 위해 canonical piecewise-linear (PWL) 모델 기반의 디지털 사전왜곡기를 제안한다. 제안된 사전왜곡기의 성능평가를 위해 AWGN (Additive White Gaussian Noise) 채널 하에서 QPSK, 16-QAM, 64-QAM 변조 방식을 이용하고, 1024-point FFT/IFFT로 구현된 OFDM 시스템에 대한 모의실험을 실시한 결과, 비트오율과 비선형성 개선측면에서 우수한 성능을 나타내었다.

• 전기전자학회논문지
• /
• 제2권2호
• /
• pp.278-284
• /
• 1998

본 논문에서는 HDTV 응용을 위한 10b 저전력 CMOS A/D 변환기 (analog-to-digital converter : ADC) 회로를 제안한다. 제안된 ADC의 전체 구조는 응용되는 시스템의 속도와 해상도 등의 사양을 고려하여 다단 파이프라인 구조가 적용되었다. 본 시스템이 갖는 회로적 특성은 다음과 같이 요약할 수 있다. 첫째, 전원전압의 변화에도 일정한 시스템 성능을 얻을 수 있는 바이어스 회로의 선택적 채널길이 조정기법을 제안한다. 둘째, 고속 2단 증폭기의 전력소모를 줄이기 위하여 증폭기가 사용되지 않는 동안 동작 전류 공급을 줄이는 전력소모 최적화 기법을 사용한다. 넷째, 다단 파이프라인 구조에서 최종단으로 갈수록 정확도 및 잡음 특성 등에서 여유를 얻을 수 있는 점을 고려한 캐패시터 스케일링 기법의 적용으로 면적 및 전력소모를 감소시킨다. 제안된 ADC는 0.8 um double-poly double-metal n-well CMOS 공정 변수를 사용하여 설계 및 제작되었고, 시제품 ADC의 성능 측정 결과는 Differential Nonlinearity (DNL) ${\pm}0.6LSB$, Integral Nonlinearity (INL) ${\pm}2.0LSB$ 수준이며, 전력소모는 3 V 및 40 MHz 동작시에는 119 mW, 5 V 및 50 MHz 동작시에는 320 mW로 측정되었다.

• 한국전자파학회논문지
• /
• 제16권11호
• /
• pp.1059-1066
• /
• 2005

본 논문은 피드포워드 전력 증폭기의 효율 개선을 위한 도허티 증폭기의 적용에 관한 연구이다. 성능 분석을 위하여 중심 주파수 2.14 GHz의 WCDMA 4FA신호를 인가하여 평균 출력 전력 15 W에서 측정하였다. 적용한 도허티 증폭기는 동급 class AB 증폭기와 비교하여 고효율 저선형성의 특성을 나타내며 효율 개선을 위하여 피드포워드 전력 증폭기(FPA)의 주 증폭기로 사용되었다. 특성 변화를 분석하기 위해 선형성과 효율 특성이 다른 2가지 종류의 도허티 증폭기를 적용하였으며 각각의 FPA들은 평균 출력 15 W에서 효율은 $2\%$ 이상의 개선을 보였지만 선형성은 1.5 dBc 이상 저하되는 특성을 나타냈다. 저하된 선형성을 개선하기 위하여 부가적으로 오차 루프의 결합 계수(CF)와 오차 증폭기의 용량을 변화시켰다. CF와 오차 증폭기의 용량 변화로 효율 개선과 높은 선형성을 얻을 수 있었고 도허티 증폭기가 35 dBc 이상의 선형성을 유지하면 부가적인 변화 없이 평균 출력 전력 15 W에서 $2\%$ 이상의 효율 개선과 충분한 선형성을 얻을 수 있다.

• 대한전자공학회논문지SD
• /
• 제40권4호
• /
• pp.65-73
• /
• 2003

본 논문은 진동형 각속도 검출 센서로부터 각속도 신호를 검출하는 애널로그 신호처리 ASIC의 구현에 관한 것이다. 각속도 검출 센서의 출력은 구조적으로 콘덴서의 용량변화로 나타나므로 이를 검출하기 위하여 전하 증폭기를 이용하였으며, 센서의 구동에 필요한 자체발진회로는 각속도 검출 센서의 공진 특성을 이용한 정현파 발진회로로 구현하였다. 특히 센서의 제조 공정으로 인한 특성 변화나 온도 변화와 같은 외부 요인에 의한 자체발진특성의 열화를 방지하기 위하여 자동이득조절회로를 사용하였다. 진동형 각속도 검출 센서의 동작특성에 의하여 진폭변조 형태로 나타나는 각속도 신호를 검출하기 위하여 동기검파회로를 사용하였다. 동기검파회로에서는 반송파의 크기에 따라 검파신호의 크기가 달라지는 현상을 방지하기 위하여 스위칭 방식의 곱셈회로를 사용하였다. 설계된 칩은 0.5㎛ CMOS 공정으로 구현하였으며, 1.2㎜×1㎜의 칩 크기로 제작되었다. 실험 결과 3V의 전원전압에서 3.6mA의 전류를 소비하였으며, 칩과 각속도 센서를 결합한 정상동작상태에서 직류에서 50㎐까지 잡음 스펙트럼 밀도는 -95 dBrms/√㎐에서 -100 dBrms/√㎐ 사이에 존재하였다.