• 대한전자공학회논문지TC
• /
• 제46권11호
• /
• pp.50-55
• /
• 2009

본 논문에서는 분포정수 회로합성을 이용하여 최적의 정전용량 흡수 능력을 갖는 분포증폭기를 설계한다. 증폭기를 구성하는 여파기의 전달함수는 저역통과 Chebyshev 근사로 합성하며, 이의 정전용량 흡수 능력은 최소 삽입손실(MIL)과 리플의 함수로 계산한다. 분포증폭기의 능동 소자는 S-퍼래미터를 이용하여 등가회로로 모델링하며, 이의 정전용량은 전달함수의 MIL과 리플을 적절히 조정함으로써 여파기 구조로 흡수한다. 이의 응용 예로써, 0.1~7.5GHz의 주파수 대역에서 약 12.5dB의 이득을 갖는 분포증폭기를 설계하며, 실험을 통하여 정전용량 흡수 능력을 고려한 분포정수 회로합성이 분포증폭기의 설계에 유용하게 이용될 수 있음을 입증한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권4호
• /
• pp.318-325
• /
• 2008

A 1.2 V 7-bit 1 GS/s CMOS flash ADC with an interpolation factor of 4 is implemented by using a $0.13\;{\mu}m$ CMOS process. A digital calibration of DC reference voltage is proposed for the $1^{st}$ preamp array to compensate for the input offset voltage of differrential amplifiers without disturbing the high-speed signal path. A 3-stage cascaded voting process is used in the digital encoder block to eliminate the conescutive bubbles up to seven completely, if the $2^{nd}$ preamp output is assumed to have a single bubble at most. ENOB and the power consumption were measured to be 5.88 bits and 212 mW with a 195 MHz $400\;mV_{p-p}$ sine wave input.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2003년도 종합학술발표회 논문집 Vol.13 No.1
• /
• pp.136-139
• /
• 2003

A clock recovery circuit for a 40 Gb/s optical receiver has been designed and implemented. The clock recovery circuit consists of signal amplifiers, a nonlinear circuit with diodes, and a bandpass filter Before implementing the 40 Gb/s clock recovery circuit, a 10 Gb/s clock recovery circuit has been successfully implemented and tested. With the 40 Gb/s clock recovery circuit, when a 40 Gb/s NRZ signal of -10 dBm was applied to the input of the circuit, the 40 GHz clock was recovered with the -20 dBm output power after passing through the nonlinear circuit. The output signal from the nonlinear circuit passes through a narrow-band filter, and then amplified. The implemented clock recovery circuit is planned to be used for the input of a phase locked loop to further stabilize the recovered clock signal and to reduce the clock jitter.

• 한국전자파학회논문지
• /
• 제28권10호
• /
• pp.832-835
• /
• 2017

본 논문은 고속 무선 데이터 통신을 위한 V-band 차동 저잡음 증폭기를 65-nm CMOS 공정을 이용하여 설계한 결과를 제시한다. 설계한 저잡음 증폭기는 3단 공통소스 구조이며, MOS 커패시터를 이용한 커패시턴스 중화 기법을 적용하였고, 트랜스포머를 이용하여 각 단의 임피던스 정합을 구현하였다. 제작한 저잡음 증폭기는 63 GHz에서 최대 이득 23 dB을 보이며, 3 dB 대역폭은 6 GHz이다. 제작한 칩의 크기는 패드를 포함하여 $0.3mm^2$이며, 1.2 V 공급 전원에서 32 mW의 전력을 소비한다.

• Journal of electromagnetic engineering and science
• /
• 제17권4호
• /
• pp.191-196
• /
• 2017

Microwave wireless power transmission (MWPT) is a promising technique for low and medium power applications such as wireless charging for sensor network or for biomedical chips in case with long ranges or in dispersive media such. A key factor of the MWPT technique is its efficiency, which includes the wireless power transmission efficiency and the radio frequency (RF) to direct current (DC) voltage efficiency of RF-DC converter (which transforms RF energy to DC supply voltage). The main problem in designing an RF-DC converter is the nonlinear characteristic of Schottky diodes; this characteristic causes low efficiency, higher harmonics frequency and a change in the input impedance value when the RF input power changes. In this paper, rather than using harmonic termination techniques of class E or class F power amplifiers, which are usually used to improve the efficiency of RF-DC converters, we propose a new method called "optimal input impedance" to enhance the performance of our design. The results of simulations and measurements are presented in this paper along with a discussion of our design concerning its practical applications.

• 한국전자통신학회논문지
• /
• 제3권4호
• /
• pp.289-294
• /
• 2008

인터넷 이용자가 급속히 증가함에 따라 네트워크의 각 노드에서 감당해야 할 트래픽 용량이 수십 테라급에 이를 것으로 예상하고 있다. 한 개의 광섬유를 통해 테라비트 이상의 전송을 위해서는 기존의 시분할다중 방식 외에 파장분할다중 방식을 사용해야 한다. 파장분할다중 방식의 전송 용량을 확대하기 위해서는 채널당 전송 속도 또는 채널의 수를 증가시켜야 한다. 채널의 수를 증가시키기 위해서는 채널 간격을 줄이는 방안과 전송 대역폭을 넓히는 방안이 있다. 전송 대역폭을 넓히기 위해서는 초광대역 광증폭 기술이 필요하다. 본 논문에서는 C/L band에서 사용되는 에르븀 첨가 광섬유 증폭기, 광섬유 라만 증폭기 및 S band 광증폭기들을 소개하고, 다양한 광신호 증폭기술에 대한 발전 동향을 분석하고자 한다.

• 한국전기전자재료학회논문지
• /
• 제21권3호
• /
• pp.213-216
• /
• 2008

The voltages for pixel electrodes on LCD panels are supplied with analog voltages from LCD Driver ICs (LDIs). The latest LDI developed for large LCD TV's has suffered from the degradation of analog output characteristics (target voltage: AVO and output voltage deviation: dVO). By the failure analysis, humps in $I_D-V_G$ curves have been observed in high voltage (HV) NMOS devices for input transistors in amplifiers. The hump is investigated to be the main cause of the deviation for the driving current in HV NMOS transistors. It also makes the matching between two input transistors worse and consequently aggravates the analog output characteristics. By simply modifying the active layout of HV NMOS transistors, this hump was removed and the analog characteristics (AVO &dVO) were improved significantly. In the help of the improved analog characteristics, it also became possible to reduce the size of the input transistors less than a half of conventional transistors and significantly improve the integration density of LDIs.

• Journal of Electrical Engineering and Technology
• /
• 제3권4호
• /
• pp.566-570
• /
• 2008

Vertical nanowire SGFETs(Surrounding Gate Field Effect Transistors) provide full gate control over the channel to eliminate short channel effects. This paper presents design and characterization of a differential pair amplifier using NMOS and PMOS SGFETs with a 10nm channel length and a 2nm channel radius. The amplifier dissipates $5{\mu}W$ power and provides 5THz bandwidth with a voltage gain of 16, a linear output voltage swing of 0.5V, and a distortion better than 3% from a 1.8V power supply and a 20aF capacitive load. The 2nd and 3rd order harmonic distortions of the amplifier are -40dBm and -52dBm, respectively, and the 3rd order intermodulation is -24dBm for a two-tone input signal with 10mV amplitude and 10GHz frequency spacing. All these parameters indicate that vertical nanowire surrounding gate transistors are promising candidates for the next generation high speed analog and VLSI technologies.

• 한국지능시스템학회논문지
• /
• 제26권5호
• /
• pp.368-374
• /
• 2016

본 논문에서 뉴런시냅스 응용을 위한 이산화 타이타늄 나노와이어 기반 멤리스터 소자의 전기회로 모델의 실험적 연구를 보인다. 제안하는 멤리스터 소자의 전기회로 모델은 IC 칩과 연산증폭기, 곱셈기 저항 및 커패시터 등의 수동소자 등으로 이루어진다. 멤리스터 소자의 등가모델의 시간파형, 주파수 특성, I-V 곡선 및 전력특성 등에 대한 PSPICE 모의실험 및 하드웨어 구현의 실험적 연구를 하였다. 측정결과, 히스테리시스 전류-전압 특성 등 실제 멤리스터 소자의 전기적 특성에 유사한 결과를 확인하였다.

• 한국정보통신학회논문지
• /
• 제9권6호
• /
• pp.1356-1363
• /
• 2005

FOG(fiber optic gyroscope :광섬유 자이로스코프)는 소형 경량화, 신속한 가동, 저 전력 소모 및 저렴한 가격으로 실현 가능하므로 자이로콤파스시스템에서의 선호도가 높아지고 있다. 본 논문에서는 FOG를 기반으로 하며, 자이로콤파스시스템에 적용할 수 있는 디지털 진북추종 방식을 제안한다. FOG의 earth signal의 해석모델을 분석하고, lock-in증폭기를 통과한 earth signal을 모델링 한다. 두 개의 lock-in증폭기 출력신호를 이용한 진북추종 알고리즘을 개발하고, 이 알고리즘에 의한 디지털 진북추종 방식을 제안한다. 제안한 방식의 성능을 증명하기 위해 컴퓨터시뮬레이션 결과를 포함한다.