• Proceedings of the KIEE Conference
• /
• 2006.07d
• /
• pp.2061-2062
• /
• 2006

a-Si(amorphous silicon) TFT(thin film transistor)는 TFT-LCD(liquid crystal display)의 화소 스위칭(switching) 소자로 폭넓게 이용되고 있다. 현재는 a-Si을 이용하여 gate drive IC를 기판에 집적하는 ASG(amorphous silicon gate) 기술이 연구, 적용되고 있는데 이때 가장 큰 제약은 문턱 전압(Vth)의 이동이다. 특히 고온에서는 문턱 전압의(Vth) 이동이 가속화 되고, Ioff current가 증가 하게 되고, 저온($0^{\circ}C$)에서는 전류 구동능력이 상온($25^{\circ}C$) 상태에서 같은 게이트 전압(Vg)에 대해서 50% 수준으로 감소하게 된다. 특히 ASG 회로는 여러 개의 TFT로 구성되는데, 각각의 TFT가 고온에서 Vth shift 값이 다르게 되어 설계시 예상하지 못 한 고온에서의 화면 무너짐 현상 즉 고온 노이즈 불량이 발생 할 수 있다. 고온 노이즈 불량은 고온에서의 각 TFT의 문턱전압 및 $I_D-V_G$ 특성을 측정한 결과 고온 노이즈 불량에 영향을 주는 인자가 TFT의 width와 기생 capacitor비 hold TFT width가 영향을 주는 것으로 실험 및 시뮬레이션 결과 확인이 되었다. 발생 mechanism은 ASG 회로는 AC 구동을 하기 때문에 Voff 전위에 ripple이 발생 되는데 특히 고온에서 ripple이 크게 증가 하여 출력 signal에 영향을 주어 불량이 발생하는 것을 규명하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.264.1-264.1
• /
• 2014

현재 디스플레이에서 가장 널리 이용되는 ELA poly-Si TFT의 표면 거칠기 등으로 인한 대면적 문제를 해결하고자 연구 중인 MIC 방식의 ULG poly-Si TFT를 이용한 게이트-바이어스 스트레스에 따른 전기적 특성을 비교하고자 한다. Positive gate bias의 경우 20V의 게이트 전압과 -0.1V의 드레인 전압에서 10,000초 동안 비교 측정하였으며, 이때 ${\Delta}VTH$는 ELA poly-Si TFT가 143.6 mV, ULG poly-Si TFT가 28.8 mV였다. 또한 negative gate bias의 경우 -20 V의 게이트 전압과 -0.1 V의 드레인 전압에서 10,000초 동안 비교 측정하였으며, 이때 ${\Delta}VTH$는 ELA poly-Si TFT가 154.4 mV, ULG poly-Si TFT가 70.8 mV였다. 이는 게이트 절연막과 채널층 사이의 계면에서 높은 표면 거칠기로 인한 전계의 차이에 의해 더 많은 전하의 트랩에 기인한 것이다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 2002.08a
• /
• pp.167-170
• /
• 2002

We have proposed new pixel structures for Active Matrix OELD (AMOELD) to improve the uniformity of luminance and manufactured a full-color 3.6-inch QVGA AMOELD. The proposed pixel structures, composed of four TFTs and one capacitor, can display 64 gray scales by compensating threshold voltage (Vth) variation of driving TFTs. Nonuniformity and peak intensity of measured luminance are under 14% and over $200cd/m^2$, respectively.

• Journal of the Korean Institute of Electrical and Electronic Material Engineers
• /
• v.21 no.4
• /
• pp.296-299
• /
• 2008

The effects of radio frequency (RF) source power for decoupled plasma nitridation (DPN) process on the electrical properties and Fowler-Nordheim (FN) stress immunity of the oxynitride gate dielectrics for deep nano-technology devices has been investigated. With increase of RF source power, the threshold voltage (Vth) of a NMOS transistor(TR) decreased and that of a PMOS transistor increased, indicating that the increase of nitrogen incorporation in the oxynitride layer due to higher RF source power induced more positive fixed charges. The improved off-current characteristics and wafer uniformity of PMOS Vth were observed with higher RF source power. FN stress immunity, however, has been degenerated with increasing RF source power, which was attributed to the increased trap sites in the oxynitride layer. With the experimental results, we could optimize the DPN process minimizing the power consumption of a device and satisfying the gate oxide reliability.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.14 no.2
• /
• pp.10-16
• /
• 1977

Memory switching of the amorphous chalcogenide Ge-Te-Si memory devices were observed at various thicknesses and temperatures. For a given thickness, the distribution of threshold voltages shows a strong peaks, which is attributed to the intrinsic switching mechanism. The plot of Vth versus thickness indicates that threshold voltages were lowered and switching fields were raised as thickness was decreased. And threshold voltage sagged as temperature was raised and the fact that threshold voltage can be lowered at the temperature range under Tg was obtained.

• Journal of the Korean Institute of Electrical and Electronic Material Engineers
• /
• v.24 no.9
• /
• pp.697-700
• /
• 2011

Thin-film transistors(TFTs) with magnesium zinc tin oxide(MZTO) channel layer are fabricated by solution-process. The threshold voltage (Vth) shifted toward positive directly with increasing Mg contents in MZTO system. Because the Mg has a lower standard electrode potential (SEP) than Sn, Zn, thus degenerate the oxygen vacancy ($V_O$). As a result, the Mg act as carrier suppressor and oxygen binder in the MZTO as well as a Vth controller.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.336-336
• /
• 2012

유기물/무기물 하이브리드 나노 복합체를 사용하여 제작한 비휘발성 유기 메모리 소자는 공정의 간편성과 휘어짐이 가능한 장점을 가지고 있어 많은 연구가 활발히 진행되고 있으나 대부분의 좋은 전기적 성능을 갖는 소자에 포함되는 나노 입자는 독성을 가지거나 가격이 비싸다는 단점을 갖고 있다. 인체진화적이며 가격이 저렴한 나노입자를 이용한 비휘발성 메모리 소자에 대한 전기적 성능의 안정성에 대한 연구는 미미한 상황이다. 이에 본 연구에서는 인체친화적 $CuInS_2(CIS)$-ZnS 코어-쉘 나노 입자가 분산되어 있는 poly (methylmethacrylate) (PMMA) 박막을 사용하여 비휘발성 메모리 소자를 제작하여 전기적 성능과 안정성에 대한 연구를 하였다. 인체친화적 CIS-ZnS 나노입자를 포함한 PMMA 용액을 Al 하부전극을 가진 p-Si (100) 기판 위에 스핀코팅 방법으로 균일하게 도포 하였다. 남아 있는 용매를 완전히 제거하기 위해 열을 가해 CIS-ZnS 나노입자가 분산되어 있는 PMMA 나노 복합체를 형성하였다. CIS-ZnS 나노입자를 포함한 PMMA 박막 위에 금속 마스크를 사용하여 Al 상부전극을 열 증착 방법으로 형성하여 비휘발성 메모리 소자를 완성하였다. 정전용량-전압 (C-V) 측정을 하여 평탄 전압 이동을 관찰하였고, CIS-ZnS 나노입자의 역할을 알아보기 위해 나노입자가 없는 PMMA 박막을 갖는 소자를 제작하여 동일한 조건에서 C-V 측정을 하였다. 소자의 안정성을 알아보기 위해 평탄 전압-유지 시간 (Vth-t) 측정을 수행하였다. Vth-t 측정은 CIS-ZnS 나노입자가 전하 포획 장소로 사용할 수 있는 것과 전기적 안정성을 갖고 있는 것을 확인하였다. C-V와 Vth-t 측정결과 및 에너지 대역도를 사용하여 CIS-ZnS 나노입자가 분산되어 있는 PMMA 박막을 포함한 나노 복합체를 사용하여 제작한 이용한 비휘발성 메모리 소자에서 전하수송 메커니즘을 설명하였다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 2003.07a
• /
• pp.881-884
• /
• 2003

We propose a new pixel structure for Active Matrix OLED (AMOLED). The proposed pixel structure can display full color images by compensating threshold voltage (Vth) variation of driving TFTs. And we obtain an improved contrast ratio(C/R) of higher than 600:1

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.339.1-339.1
• /
• 2016

본 연구에서는 금속-절연막-반도체 (MIS) 형태를 이용한 비휘발성 메모리 (NVM) 소자의 메모리 특성 향상을 위해 수소화 (Hydrogenation) 처리된 게이트산화막을 블로킹 산화막으로 응용하였다. 기존 연구의 경우 저온 공정시 게이트산화막의 고품위 전기적 특성 확보에 어려움이 있었다. 하지만 이번 연구에서는 게이트산화막 형성 시 H2 또는 NH3가스를 함께 주입시켜 Si-H 결합의 증대를 통한 passivation 효과를 얻을 수 있었다. 형성된 게이트산화막의 전기적 특성을 확인하기 위해 우선적으로 박막트랜지스터 (TFT)를 제작하여 전기적 특성을 확인하였다. 수소화 처리된 게이트산화막을 이용한 TFT 경우 그렇지 않은 게이트산화막을 이용한 TFT 보다 약 5V의 threshold voltage (Vth) 이득이 있으며 Vth의 hysteresis 특성 역시 거의 0V로 매우 안정적이었다. MIS 형태의 NVM 소자의 경우 -20V에서 +15V, +15V에서 -20V로 sweep하여 측정한 flatband voltage (Vfb)의 변화량 역시 약 88%의 메모리 특성 이득이 있음을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.215.2-215.2
• /
• 2015

We fabricated dual active layer (DAL) thin film transistors (TFTs) with indium tin zinc oxide (ITZO) and indium gallium zinc oxide (IGZO) thin film layers using solution process. The ITZO and IGZO layer were used as the front and back channel, respectively. In order to investigate the bias stress stability of ITZO SAL (single active layer) and ITZO/IGZO DAL TFT, a gate bias stress of 10 V was applied for 1500 s under the dark condition. The SAL TFT composed of ITZO layer shows a poor positive bias stability of ${\delta}VTH$ of 13.7 V, whereas ${\delta}VTH$ of ITZO/IGZO DAL TFT was very small as 2.6 V. In order to find out the evidence of improved bias stress stability, we calculated the total trap density NT near the channel/gate insulator interface. The calculated NT of DAL and SAL TFT were $4.59{\times}10^{11}$ and $2.03{\times}10^{11}cm^{-2}$, respectively. The reason for improved bias stress stability is due to the reduction of defect sites such as pin-hole and pores in the active layer.