

非晶質칼코게나이드半導體를 利用한 記憶素子の 스위칭電壓에 關한 研究

(A Study on the Switching Voltage of Memory Device using Amorphous Chalcogenide Semiconductor)

朴 昌 燁* · 鄭 鴻 倍**

(Park, Chang Yub and Chung, Hong Bay)

要 約

Ge—Si—Te 비정질기억소자에서 기억스위칭을 여러가지 소자의 두께와 온도에 의해 변화되는 양으로 관찰하였다.

주어진 두께에서 문턱전압의 분포는 진성스위칭동작기구에 기여하는 강한 피크를 이루었다. 두께와 V_{th} 의 좌표계에서 두께가 감소하면 문턱전압은 낮아지며 스위칭전계는 증가함을 보였다. 또한 문턱전압은 온도가 증가함에 따라 낮아짐을 알수있었으므로 T_g 이하의 온도범위에서는 문턱전압을 낮출수있다는 사실을 보였다.

Abstract

Memory switching of the amorphous chalcogenide Ge—Te—Si memory devices were observed at various thicknesses and temperatures. For a given thickness, the distribution of threshold voltages shows a strong peaks, which is attributed to the intrinsic switching mechanism.

The plot of V_{th} versus thickness indicates that threshold voltages were lowered and switching fields were raised as thickness was decreased.

And threshold voltage sagged as temperature was raised and the fact that threshold voltage can be lowered at the temperature range under T_g was obtained.

1. 序 論

二端子電子裝置로서 非晶質칼코게나이드半導體(amorphous chalcogenide semiconductor)를 利用하려는 努力은 지난 10여년간 非晶質材料의 스위칭現象에 상당한 흥미를 불러 일으켜왔다. 특히 非晶質記憶素子是

non-volatile 정보저장장치로서 利用價値를 보이는데 이러한 記憶現象은 素子에 걸리는 문턱電壓이 高抵抗狀態로 부터 zero-bias에서도 매우 安定되는 低抵抗狀態로 轉移되게끔 하는 性質을 갖는 칼코게나이드合金(chalcogenide alloy)의 性質로 인해 일어난다. 이러한 非晶質半導體에 대한 研究는 Ovshinsky¹⁾가 As—Te—Si—Ge 4 원계칼코게나이드 유리질(chalcogenide glass)로 構成된 Ovonic스위칭素子(OTS, OMS)를 제 조해내었고, Thornburg²⁾는 Ge—Te系 二種合金은 문

*,**正會員, 延世大學校 電氣工學科
Dept. of Electrical Eng., Yonsei Univ.,
接受日字: 1977年 5月 3日

턱전압 V_{th} 에서 高抵抗→低抵抗狀態로 轉移되어 低抵抗狀態를 記憶하는 現象을 나타내며, As-Te-I系 三種合金은 문턱전압 以上에서 電流制御負性抵抗(CCN R)을 나타내고 As, Te, Se, Ge, Si와 다른 元素로 構成된 四種 또는 그 이상合金系에서는 급격한 문턱스위칭을 나타내지만, 유지電壓, I_H 以下로 bias를 減少시키면 高抵抗狀態로 完원된다고 보고하였다. 이러한 非晶質 半導體의 特徵중에서 T_{auc} ³⁾는 Ge-Te系 二種合金중 대표적인 例로서 $Te_{81}Ge_{19}X_4$ 와 같은 成分比를 제시하고, X는 주기율표상 V 또는 VI族元素이며 이러한 成分比는 Ge-Te 二種合金중에서 共隔點(eutectic point)이 가장 낮은 $Te_{81}Ge_{17}$ ($T_m=375^\circ C$)에 가깝고, 높은 점성(viscosity)을 가지고 있어 유리질形成에 가장 적합하다고 보고했다. 그렇지만 스위칭現象을 나타내는 動作機構를 物性的으로 解析함에 있어 중요한 매개 변수는 高抵抗→低抵抗狀態로 轉移되게끔 유도하는 문턱電壓을 들수있는데 Silva et al.⁴⁾는 CuO인 경우, Kolomiets et al.⁵⁾는 As-Te-Ge合金인 경우, 문턱電壓이 반드시 固定된 값을 갖는 것은 아니라는 事實을 보고하므로써 칼코게나이드材料(chalcogenide material)로 構成된 素子에서 스위칭動作機構를 解析하기에는 아직 많은 문제점을 포함하고 있다. 이러한 事實에 비추어 本論文에서는 Ge-Te系合金중에서 Si를 택하여 Ge-Te-Si 3원계 칼코게나이드 半導體(chalcogenide semiconductor)를 제조하여 문턱電壓의 安定性을 보기위한 分布圖와 스위칭電界의 두께의존성, 素子の 溫度依存性을 조사하여 記憶素子の 스위칭動作機構(switching mechanism)를 解析해 보고저 한다.

2. 기억스위칭의 特性

칼코게나이드 유리질(chalcogenide glass)은 少量의 不純物에 그리 영향을 받지않는 眞性半導體의인 性質을 나타내며, 대부분의 構造는 交叉결합(cross-links bond)으로 인해 安定한 狀態를 나타낸다. 그러나 構造의인 變化가 일어나는 경우, 發熱 또는 吸熱反應이 일어남으로 해서 比抵抗에 큰 영향을 미친다. 이러한 現象을 규명하기위해 比抵抗曲線과 DTA추적으로 分析해보기로 하자. 이때 사용된 시료는 Ge-Te系중에서 構造적으로 安定된 $Ge_{15}Te_{83}Sb_4$ 의 記憶素子를 사용하였다. 이때 加熱比는 $25^\circ C/min$ 의 速度로 하며(a), 서로 冷却比를 다르게한 경우 (b),(c)와 같은 trace가 나타난다. 우선 溫度가 增加함에 따라 比抵抗은 $\rho = \rho_0 \exp(\Delta E/kT)$ 의 函數의인 溫度依存性으로 (a)의 曲線처럼 減少하며, T_g 정도의 溫度가 되어도 比抵抗은 그리 급격한 變化를 이루지 않지만, 일단 상전이온도




그림 1. 가역적인 구조변환을 보이는 기억소자의 비저항과 DTA곡선

- 곡선 (a) ; 가열비 = $25^\circ C/min$
- 곡선 (b) ; 냉각비 $< 25^\circ C/min$
- 곡선 (c) ; 냉각비 $> 25^\circ C/min$

Fig. 1. Resistivity and DTA curves for memory device showing a reversible structure transformation

- curve(a) ; heating rate = $25^\circ C/min$
- curve(b) ; cooling rate $< 25^\circ C/min$
- curve(c) ; cooling rate $> 25^\circ C/min$

T_1 에 도달하던 상당한 發熱反應을 나타내며 無秩序한 構造가 比較的 질서정연한 構造로 變換하게되어 比抵抗曲線은 급격한 變化를 이루며 低抵抗狀態로 된다. 이 狀態는 용융점, T_m 까지 계속되며, T_m 에서는 다시 吸熱反應이 나타나, 液體狀態로 變換하여 比抵抗은 다시 函數의인 依存性을 갖게 된다. 그러나 이러한 變化는 加熱比가 $25^\circ C/min$ 인 경우이며, 만일 冷却比를 $25^\circ C/min$ 보다 서서히 하는 경우, $T_1 < T < T_m$ 에서 심한 發熱反應을 일으키후, 比抵抗은 低抵抗狀態로 계속되며 (b)의 曲線을 따르게 된다. 이 현상은 高抵抗→低抵抗狀態가 된후 계속 低抵抗狀態를 유지하므로써 OFF-state→ON-state를 나타내는 binary system의 on-state를 유지하는 記憶特性을 나타내게 되는 것이다. 또한 冷却比를 $25^\circ C/min$ 보다 빨리하는 경우, 曲線은 T_1 의 發熱反應을 거치지 않고, 직접 (c)曲線을 따라 高抵抗狀態로 變換된다. 이 현상은 $T_1 < T < T_m$ 의 온도범위의 on-state와 $T < T_1$ 온도범위의 off-state를 연결해주는 作用으로 解析하므로써 문턱스위칭현상을 나타내게 된다. 기억스위칭의 特性을 解析하기 위해




그림 2. 기억스위칭의 I-V특선과 전압펄스 $V_p > V_{th}$ 의 시간반응

Fig. 2. I-V curve and time response to a voltage pulse $V_p > V_{th}$ of memory switching

I-V曲線과 set-pulse vs. time의 函數로 나타내보면 그림 2와 같다. 우선 인가된 電壓이 V_{th} 만큼 素子에 걸리는 경우, 지연시간 t_D 만큼 시간이 지난다음, 부하선(load line)을 따라 素子는 高抵抗→低抵抗狀態가 된다. 이때 V_{th} 는 t_D 동안에 兩電極사이의 素子內部를 $T_1 < T < T_m$ 정도의 溫度로 상승시켜 전류통로를 形成하게 한다. 일단 통로가 形成된 素子에 약간의 時間(t_{LO})을 더 주면, 통로의 직경이 커지게 되고, 통로주위에 Ge-Te의 結晶이 形成되어 lock-on상태가 된다. 그후 $25^\circ\text{C}/\text{min}$ 보다 느린 속도로 素子가 冷却되도록 素子에 인가된 電壓을 제거하면 低抵抗상태가 지속되어 read-on 정도의 pulse가 인가되는 경우, read할 수 있으며, set-pulse의 幅보다 적은 reset-pulse를 순간적으로 인가하면 통로內의 溫度는 $T_m < T$ 가 되면서 급격한 냉각속도로 인해 (c)曲線을 따라 高抵抗상태로 變換하여 이후에 read-off 정도의 pulse를 인가해도 read를 할 수 없게 된다.

3. 實驗

3.1 試料製造 및 實驗方法

Ge-Te系 非晶質半導體중에서 $\text{Ge}_{15}\text{Te}_{80}\text{X}_4$ 의 組成比率가 構造的으로 安定된 記憶素子가 되므로 本實驗에

서는 X에 Si를 넣어 $\text{Ge}_{10}\text{Te}_{80}\text{Si}_{10}$ 의 比率(atomic%)로 定하고, 純度가 99.9999인 元素를 사용하여 0.1mg까지 精確히 秤量한 各 元素를 內徑 9mm의 석영관에 주입한후, 3×10^{-4} Torr까지 배기시켜 眞공봉입한다음, 이 ampoule을 電氣爐(Yamate siliconit furnace)에 수평으로 넣어 300°C 에서 各 元素를 反應시킨후 1000°C 까지 올려 加熱시켰다. 이 ampoule을 電氣爐에서 꺼내어 열음으로 급냉각시키는 경우 부스러지기가 쉬우므로 공기중에서 자연냉각시켰다. 완성된 시료는 분말법(powder method)을 이용한 X線回折分析결과 特 殊한 peak가 없이 非晶質狀態가 되었음을 알 수 있었다. 스위칭실험에 사용할 측정회로는 그림 3과 같다. 스위치 S가 run-position에 놓는 경우, C는 負荷抵抗 $40k+400(\Omega)$ 을 통하여 충전되기 시작하며, 素子에 걸




그림 3. 문턱전압측정회로

Fig. 3. Circuit for measuring threshold voltage $C_1=C_2=22\mu F$, 450V

리는 電壓은 增加한다. 일단 素子가 on-state로 스위치되면 電壓降下는 負荷抵抗에 대부분 걸리게되며, 다이오드, D는 역방향바이어스가 되어 콘덴서의 방전을 방지해주므로 회로에서 時定數, $\tau=RC$ 로서 약 2.2(sec)되며, 이는 문턱전압이 안정한 상태하에서 決定된다는 사실을 입증해준다. 이때 Digital Voltmeter는 콘덴서가 방전될때까지 素子의 문턱전압의 최대치를 $\tau=2.2(\text{sec})$ 동안 나타내게 된다. 콘덴서의 누설전류는 기억스위칭후 전압강하의 比率에 따라 나타나지만, 문턱전압의 최대치는 쉽게 결정될 수 있다. 또한 스위치 S를 reset-position에 놓는 경우, 콘덴서에 충전된 電荷는 $50k\Omega$ 의 저항을 통해 방전되어 다시 run-position에 놓는 경우, 아무런 충전電荷는 갖고 있지 않는다. 이때 oscilloscope는 기록된 사실이 기억스위칭을 나타내는지 확인하기 위해 monitor로 사용했다.

3-2. 문턱전압의 分布圖

우선 제조된 시료의 문턱전압의 分布를 알아보기 위해 500μ 의 두께를 가진 시료에서 150번이상 스위칭動作을 행하였다. t_D 를 지나 일단 switch-on되어, t_{LO} 를






그림 4. 문턱전압의 분포도

- (a) V_{th} 의 분포히스토그램
- (b) 스위칭횟수에 따른 V_{th} , I_{th}
- (c) 스위칭횟수에 따른 V_H , P

Fig. 4. Distribution of threshold voltage

- (a) Histogram of distribution of V_{th}
- (b) V_{th} , I_{th} as function of the number of switching cycles
- (c) V_H , P as function of the number of switching cycles

지나 lock-on이되면 기억현상이 생기므로 lock-on 되는 t_{LO} 를 주지 않기 위해 switch-on상태가 monitor로 check되면 S를 사용하여 open-circuit를 만들어 스위칭된 전압의 최대치를 보고, 다시 스위칭동작을 행하고 만일 check가 늦어 일단 기억상태가 되면, 電極을 다른표면으로 옮겨 行하였다. 스위칭동작을 150번 행한 결과, 그림 4-(a)와 같은 分布를 나타내었다.

이 分布圖를 보면 200-210(V)에서 가장 스위칭동작이 많이 일어나는데 이는 진성스위칭동작을 나타내기 때문이며, 이보다 낮은 전압에서 스위칭동작이 일어나는 현상은 Thornburg²⁾가 보고한 것과 같이 pinhole effect때문이고, 그 이상의 電壓에서 스위칭동작이 일어나는 현상은 시료내부의 다른 구조적 비균질성에 의해 일어난다고 추측된다. 그러므로 문턱전압은 가장 스위칭동작이 안정된 상태에서 일어나는 값으로 선택하였다. 또한 문턱전류, 유지전압을 측정하여 전력손실 P를 계산한 후 分布圖를 알아본 결과 그림 4-(b) (c)와 같다. 이러한 分布圖를 기준값이 평균치를 구해 보면 표 1과 같다

표 1. 각 매개변수의 평균치

Table. 1. Average value of each parameter

V_{th} (V)	V_H (V)	I_{th} (mA)	P(mW)	E(V/cm)
212.6	27.5	0.175	37.2	4.25×10^3

3-3. 두께에 따른 스위칭電界의 變化

Ovshinsky¹⁾는 각成分이 다른 材料와 試料의 두께를 이용함으로써 3~1000V사이로 문턱전압을 조정할 수 있으며, 이때 스위칭電界는 몇 μ 인 경우 10V/cm 정도로 나타내지만 독특한 函數의 依存性은 넓은 두께 범위에서 주어질 수 없다고 보고하였다. 그러나 Kolomiet et al.⁵⁾이 0.3 μ ~1000 μ 까지의 두께함수로 As-Te-Si-Ge유리질에서 실험한바에 의하면 스위칭電界는 5 μ 이하의 경우, 두께에 무관하게 10⁵V/cm 정도로 推定하지만, 50 μ 보다 두꺼운 두께의 경우 10⁴V/cm 정도의 완만한 函數의 依存性을 갖고, 100 μ ~1000 μ 의 경우 10³V/cm 영역에서 급격한 函數의 依存性을 갖는다고 보고하였다. 이 現象을 알아 보기 위해 本實驗에서는 300 μ ~600 μ 까지의 試料를 제조하여 문턱전압과 스위칭電界의 두께에 따른 變化를 알아본 結果 그림 5-(a) (b)와 같다. 두께가 600 μ 인 경우 V_{th} 는 225V이고 스위칭電界, E는 3.75×10^3 V/cm이며, 300 μ 인 경우, V_{th} 는 170V, E는 5.67×10^3 V/cm로 나타났다. 이러한 現象은 두께가 얇아짐에 따라 문턱전압은 감소함을 意味하지만 스위칭電界는 增加하므로 문턱전압이 받드




그림 5. V_{th} 와 E 의 두께 의존성.

(a) 문턱전압, V_{th}

(b) 스위칭전계, E

Fig. 5. Thickness dependence of V_{th} & E

(a) Threshold voltage, V_{th}

(b) Switching field, E .

시 두께의 函數만이 아니며, 스위칭電界도 따라서 變化된다는 結果를 示해하게 된다. 이러한 事實로 미루어볼때 스위칭動作機構를 解析할려면, 두꺼운 試料의 경우, 양 電極사이에 주어진 電界에 의하여 試料내부에서 열적으로 유도되어 空孔을 형성하므로 on-state로 變換된다는 熱的이론이 타당하다고 보지만, 5μ 이하의 試料에서는 Stocker⁶⁾가 제시한 내부의 電子의 性質로 인해 on-state가 形成된다는 結論을 얻을 수 있다. 또한 이 材料에서 스위칭 on-set에 대한 構造의 變化를 Berkes et al.⁷⁾에 의해 觀測된 상분리 分析 (phase separation analysis)과 유사하게 解析해본다면 $Ge_{18}Te_{81}$ 의 比率로 보아 $Ge_nTe_{1+n} \rightarrow nTe + GeTe$ 로 되는 상분리 (phase separation)를 유도하는 스위칭電界

로 分析될 수 있으며 두께가 감소하는 경우 순수한 電界效果만으로는 解析하기에 比喩하다.

3.4. 온도에 따른 문턱電壓의 變化

T_{auc} 는 V_{th} 의 크기가 溫度가 增加함에 따라 減少된다는 事實을 보고하면서 상온이하의 溫度에서 V_{th} 는 溫度에 無關하여 低溫領域에서 on-set시키는 것은 마치 電極간격을 감소시키는 것과 같이 높은溫度로 Shift 되어 素子는 거의 $300^\circ K$ 근처에서 조그마한 온도의 존성만을 볼수있다고 하였다. 이러한 보고를 근거로 본 實驗에서는 실온에서 $400^\circ K$ 까지 溫度를 增加시켜 V_{th} 스위칭電界 E 를 測定해본 結果 그림 6-(a)(b)와 같다. 실온에서 $212.6(V)$ 인 V_{th} 는 $400^\circ K$ 인 경우 $40V$ 로 감소되며 E 는 $4.25 \times 10^3 V/cm$ 에서 $8 \times 10^2 V/cm$ 로 감소하였다. 이러한 함수적인 온도의존성을 Iizima et al.⁸⁾은 실온에서의 V_{th} 는 사용된 矽코게나이드유리질의 T_g 까지 지수함수적으로 감소한다는 事實을 알아내고, $V_{th} \propto \exp[C \cdot (T_g - T)]$ 의 關係를 유도해내었다. 이러한 온도분포에 따른 식은 열전도방정식에서 유도된다.

$$K\rho^2 T + P = C \cdot \frac{\partial T}{\partial t}$$

K 와 C 는 각각 열전도도와 전류통로안에서 손실된 단위체적당 열용량이며 전계전력손실 P 는 두가지 부분으로 나뉜다. 즉 외부에 흐르는 전류로 인해 생기는 P_e 와 내부에서 열용량방전에서 생기는 P_{cd} 이다. 즉, 본 실험에서 계산된 전력손실 P 는 실온에서 $37.2mW$ 인데 $400^\circ K$ 에서도 거의 비슷하게 나타나고 있다. 이것은 P_{ext} 의 감소에 따라 P_{cd} 가 증가하기 때문이라 본다. 즉 P_{cd} 는 시료의 단면적을 A , 전류통로의 단면적을 a , 전계를 E 라 할때

$$P_{cd} = -\frac{-cAE}{a} \cdot \frac{\partial E}{\partial t} \Big|_{int} \text{로 表現된다.}$$

이때 $\frac{\partial E}{\partial t} \Big|_{int}$ 는 내부방전에 의한 국부전계 E 의 시간에 따른 변화율을 나타낸다. 난지 P_{cd} 에 의해 생긴 온도증가분은 열전도방정식의 일반해에 따라 다음과 같이 된다.

$$\Delta T = Ac(E_A^2 - E_B^2) / 2ac$$

단, E_A 와 E_B 는 각각 스위칭전과 후의 素子에서의 電界,

즉 이러한 ΔT 에 따라 전류통로내부에 온도증가가 생기며 $P_{ext} + P_{cd} \cong \text{const.}$ 인 關係가 成立하게 된다.

이때 Iizima et al.⁸⁾이 유도한 식을 다시 유도시키는 경우, $V_{th} = K \cdot \exp[C \cdot (T_g - T)]$ 의 式을 유도하게 된다. 즉, K 와 C 는 열전도도와 열용량이므로 K 는 같은 유리질에서도 구조적인 비균질성 때문에 각각 다른 값을 가질수 있으며, C 는 같은 유리질에서 동일한





그림 6. V_{th} 와 E 의 온도의존성

(a) 문턱전압, V_{th} (b) 스위칭전계, E

Fig. 6. Temperature dependence of V_{th} & E .

(a) Threshold voltage, V_{th}
 (b) Switching field, E .

값을 가져야만 한다. 여기서 단일 $T_g = T^*$ 가 되면 V_{th} 는 매질 상수인 K 값과 동일해지며, $T_1 \leq T \leq T_m$ 인 경우

V_{th} 는 V_H 의 값을 갖을 수 있다. 이러한 관계를 적용해 본다면 그림 1의 경우에서 $V_{th} \propto (\sigma/T)^{-1/2}$ 로 표현할 수도 있으리라 믿는다.

4. 結 論

實驗結果를 종합해보면 다음과 같은 結論을 내릴 수 있다.

- 1) 같은試料에서 구조적으로 安定하여 均질하고, pinhole effect가 없다면 V_{th} 는 一定하므로 V_{th} 의 값은 전체 평균치보다는 순수히 眞性半導體의 스위칭특성을 나타내는 주어진 범안에서 평균치로 잡아야 한다
- 2) 두께와 V_{th} 의 좌표에서 스위칭동작은 電界에 의해서 조정될 수 있지만, 電界의 값이 고정된 값은 아니다.
- 3) 스위칭動作機構를 解析함에 있어 두께에 따른 V_{th} 의 변화를 볼때 thick-film의 경우에는 열효과이론으로 해석함이 바람직하다.
- 4) V_{th} 는 내부전류통로의 열용량이 크게 비례하므로 접촉시키는 전극재료와 형태에 큰 영향을 받는다. 스위칭電界도 마찬가지로 시료표면과 전극간의 전기적 경계조건에 좌우된다.
- 5) off-state \rightarrow on-state 時 배개변수는 V_{th} 이지만 V_{th} 는 두께, 온도에 따라 변화되고 열전도도와 내부열용량에 좌우되므로 V_{th} 는 측정된 조건하에서 분류하여 해석하는 것이 바람직하다.

參 考 文 獻

1. S.R. Ovshinsky, Reversible Electrical Switching Phenomena in Disordered Structures, Phys. Rev. Letters. vol 21, 1450(1968)
2. D.D. Thornburg, Memory Switching in Amorphous Triselenide, J. of Non-Crystalline Solids, vol.11, 113(1972)
3. J. Tauc, Amorphous and Liquid Semiconductors, 318(1974) Plenum Press
4. P.O. Silva, C. Dir and C. Griffiths. J. of Non-Crystalline Solids, vol. 2, 316(1970)
5. B.T. Kolomiets, L.A. Zhurkovskii and A. Kh. Zeinally. Soviet Phys. Semiconductors. vol.5. 232(1971)
6. H.J. Stocker, Bulk and Thin Film Switching and Memory Effects in Semiconducting Chalcogenide Glasses, Appl. Phys. Letters, vol.15. 55(1969)
7. J.S. Berkes, S.W. Ing, Jr and W.J. Hilligas.

- J. Appl. Phys., vol.42 4908(1971)
8. S. Iizima, M. Sugi. M. Kikuchi and K. Tanaka, Solid state commun, vol.8. 153(1970)
9. 박창엽, 정홍배, As-Te-Si-Ge 비정질박막 스위칭 소자의 전극영향에 관한연구 J. of KIEE. vol.25, 104(1976)
10. 박창엽, 정홍배. Ge-Te-Si 기억소자의 온도 및 주파수 영향 J. of K.I.EE, vol.24, 501(1975)
11. 박창엽, 왕진석, 정홍배. As-Te-Si-Ge 유리질 반도체의 전기전도에 관한 연구. J. of K.I.EE. vol.12, No.2, 51(1975)