• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.1611_1612
• /
• 2009

접합온도의 증가는 PN 접합 부분에서 생성된 열이 외부로 원활하게 방출되는 것을 저하시키고, 칩 내부에 남은 열이 전자와 정공의 비발광 재결합을 증가시켜 LED의 신뢰성과 내구성에 큰 영향을 미친다. 본 논문에서는 PMS-50과 KEITHLEY 2430을 이용하여 FR4 PCB의 Via hole 구성에 따른 LED 패키지의 열적 광학적 특성을 분석하였다. Via hole 0.6 [mm]일 때 열 특성과 광 출력 특성이 가장 우수하였으며 Via hole 1.2 [mm]는 열 특성, 광 특성이 가장 떨어졌고, 열 특성은 곧바로 광 특성에 영향을 미치는 것을 알 수 있었다.

• 소성∙가공
• /
• 제14권3호
• /
• pp.277-281
• /
• 2005

LTCC(Low temperature co-fired ceramic) is being recognized as a significant packaging material of electrical devices for the advantages such as relatively low temperature being needed for process, low conductor resistance and high printing resolution. In the process of LTCC electrical devices, the punched via-hole quality is one of the most important factors on the performance of the device. However, its mechanism is very complicated and optimization of the process seems difficult. In this paper, to clarify the process, via-hole punching experiments were carried out and the punched holes were examined in terms of their burr formation. The effects of thickness of PET sheet, ceramic sheet and punch-to- die clearance on via-hole quality were also discussed. Optimum process conditions are proposed and a factor $\kappa$ is introduced to express effect of the process variables.

• 마이크로전자및패키징학회지
• /
• 제19권4호
• /
• pp.39-43
• /
• 2012

Via-filling plating and through-hole plating are absolutely imperative for manufacturing of printed-wiring board. This Paper is introducing the latest developments of our company worked on the high-performance of acid copper plating additives for them.

• 마이크로전자및패키징학회지
• /
• 제13권1호통권38호
• /
• pp.43-49
• /
• 2006

새로운 잔류 기공 추출 공정을 적용하여 Blind via hole(BVH)의 형상에 따라 발생되는 잔류기공 특성, 거동 및 신뢰성평가를 수행하였다. 잔류 기공 추출 공정을 적용한 시편에서는 잔류기공이 완전히 제거 되었으며, 기존 공정으로 제조된 시편에 비하여 40% 수준의 향상된 결과를 나타내었다. BVH의 형상에 관계없이 1.5기압수준으로 약 30초 이상 동안 추출하면 BVH내부의 잔류기공은 제거 되어지며 JEDEC 기준의 신뢰성으로 평가한 결과 BVH내부에 잔류기공은 존재하지 않았다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 춘계학술발표강연 및 논문개요집
• /
• pp.101-101
• /
• 2003

Al 박막의 화학증착(CVD)과 Al-Cu 합금박막의 물리증착(PVD)을 조합하는 CVD-PVD Al 공정은 수평방향의 배선과 수직방향의 via를 동시에 형성할 수 있으므로 공정단순화 및 생산원가절감 측면에서 장점이 있어서 DRAM 둥의 반도체 소자의 배선공정으로 매우 유망하다[1]. 본 연구에서는 CVD-PVD Al 공정을 이용하여 초고집적소자의 Al via와 Al 배선을 동시에 형성할 때 층간절연막의 영향을 조사하고 그 원인을 규명하였다. Al CVD를 위한 원료기체로는 dimethylaluminum hydride [($CH_3$)$_2$AlH]를 사용하였고 PVD는 38$0^{\circ}C$에서 실시하였다 층간절연막에 따른 CVD-PVD Al의 via hole 매립특성을 조사한 결과, high-density plasma(HDP) CVD oxide의 경우에는 via hole 매립특성이 우수하였으나, hydrogen silscsquioxane (HSQ)의 경우에는 매립특성이 우수하지 않아서 via 저항이 불균일 하였다. 이는 via 식각 후 wet cleaning 과정에서 HSQ에 흡수된 수분이 lamp를 이용한 degassing 공정에 의해서 완전히 제거되지 않아 CVD-PVD 공정 중에 탈착되어 Al reflow에 나쁜 영향을 미치기 때문으로 판단된다. CVD-PVD 공정 전에 40$0^{\circ}C$, $N_2$ 분위기에서 baking하여 HSQ 내의 수분을 충분히 제거함으로써 via 매립특성을 향상시킬 수 있었다. CVD-PVD Al 공정은 aspect ratio 10:1 이상의 via hole도 완벽하게 매립할 수 있었고 이에의해 제조된 Al 배선은 기존의 W plug 공정에 의해 제조된 배선에 비해 낮은 via 저항을 나타내었다.

• 한국안전학회지
• /
• 제27권6호
• /
• pp.26-30
• /
• 2012

It is difficult to determine the junction temperature because LED lightings are manufactured using several chips with low power. This paper reports on the finite element method of the determination of junction temperature in the GaN-based LEDs. The calculated junction temperature of the LED chip using FEM was compared with the experimentally measured data. As the results of this study, the junction temperature of LED chips with via holes is lower than that of LED chips without via hole. Therefore, the research of via hole is necessary to decrease junction temperature of LED chips.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권3호
• /
• pp.244-250
• /
• 2008

An inductively coupled plasma etching process to replace an existing slower rate reactive ion etching process for $60{\mu}m$ diameter via-holes using Cl2/BCl3 gases has been investigated. Process pressure and platen power were varied at a constant ICP coil power to reproduce the RIE etched $200{\mu}m$ deep via profile, at high etch rate. Desired etch profile was obtained at 40 m Torr pressure, 950 W coil power, 90W platen power with an etch rate ${\sim}4{\mu}m$/min and via etch yield >90% over a 3-inch wafer, using $24{\mu}m$ thick photoresist mask. The etch uniformity and reproducibility obtained for the process were better than 4%. The metallized via-hole dc resistance measured was ${\sim}0.5{\Omega}$ and via inductance value measured was $\sim$83 pH.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2009년도 추계학술대회 논문집
• /
• pp.187-188
• /
• 2009

• 한국소성가공학회:학술대회논문집
• /
• 한국소성가공학회 2004년도 제3회 금형가공 심포지엄
• /
• pp.260-265
• /
• 2004

LTCC(Low temperature co-fired ceramic) is being recognized as a significant packaging material of electrical devices for the advantages such as relatively low temperature being needed for process, low conductor resistance and high printing resolution. In the process of LTCC electrical devices, the punched via-hole quality is one of the most important factors on the performance of the device. However, its mechanism is very complicated and optimization of the process seems difficult. In this paper, to clarify the process, via-hole punching experiments were carried out and the punched holes were examined in terms of their burr formation. The effects of thickness of PET sheet and ceramic sheet and punch-to-die clearance on via-hole quality were also discussed. Optimum process conditions are proposed and a factor k is introduced to express effect of the process variables.

• 한국항행학회논문지
• /
• 제17권6호
• /
• pp.658-663
• /
• 2013

본 논문에서는 비아 트랜지션을 이용하여 마이크로스트립 선로를 구현하고 이것을 이용하여 다층 레이어를 사용하여 링 하이브리드 결합기를 설계하였다. 여기서 사용된 트랜지션은 서로 다른 레이어에 존재하는 마이크로스트립 선로를 연결하기 위해서 비아를 사용한 샌드위치 구조이다. 컴팩트한 RF/ 마이크로웨이브 소자를 설계하기 위해서 이러한 비아를 이용한 마이크로스트립 선로의 구현은 긴 전송선로를 짧게 구현할 수 있다. 이러한 트랜지션의 유용성을 보이기 위해서 중심 주파수 2 GHz에서 링 하이브리드 결합기를 구현하였다. 그 결과 특성은 시뮬레이션과 거의 동일함을 확인하였고, 크기는 기존 것과 비교하여 50% 줄일 수 있다.