• Communications for Statistical Applications and Methods
• /
• 제18권3호
• /
• pp.377-389
• /
• 2011

공정능력지수는 공정능력을 측정하고 분석하기 위하여 매우 중요한 역할을 하는 측도로, 품질수준과 밀접한 관계가 있을 뿐만 아니라 보다 높은 품질수준은 고객들에게 더 큰 만족을 가져다 준다. 제3세대 공정 능력지수 $C_{pmk}$는 gms히 6시그마 산업현장에서 공정능력을 평가하기 위하여 유용하게 사용되는 두 가지 지수 $C_p$와 $C_{pk}$보다 이론적으로 강력한 지수이다. 실제로 제조현장에서 두 가지 이상의 서로 연관이 있는 품질특성치들과 제품에 대한 규격한계들을 사용하여 보다 정확한 공정능력 분석이 필요할 것이다. 이러한 경우에 단순히 하나의 일변량 공정능력지수를 통하여 공정능력분석을 하기 보다는 벡터 공정능력지수나 다변량공정능력지수를 통하여 분석을 수행하는 것이 바람직할 것이다. 본 논문에서는 3세대 공정능력지수 $C_{pmk}$를 고려하여 2차원 벡터 공정능력지수 $C_{pmk}$ = ($C_{pmkx}$, $C_{pmky}$)$^t$에 대하여 연구하였다. 우선, $C_{pmk}$에 대한 플러그-인(plug-in) 추정량 $\hat{C}_{pmk}$과 관련하여 핵심내용인 극한 확률분포를 유도하였다. 나아가 이러한 결과를 기초로 이변량 정규분포하에서 공분산 행렬 $V_{pmk}$을 구체적으로 계산하였다. 또한 이 행렬의 추정을 통하여 벡터 공정능력지수 $C_{pmk}$에 대한 근사적인 공동 신뢰영역을 제시함으로써, 본 논문에서의 극한분포 연구결과가 벡터 공정능력지수 $C_{pmk}$에 대한 통계적 추론에 유용하게 활용될 수 있음을 보여주었다.

• 한국위성정보통신학회논문지
• /
• 제1권2호
• /
• pp.95-100
• /
• 2006

통신해양기상위성의 전력계는 향상된 Eurostar 3000 버전에 바탕을 두고 있다. Eurostar 3000 전력계는 정상상태 또는 하나의 결함에서도 자율적으로 동작하며 높은 수준의 재구성 능력 및 유연성을 제공한다. 본 논문에서는 통신해양기상위성 전력계 예비설계 결과를 소개한다. 통신해양기상위성 전력계는 하나의 배터리, 태양전지어레이 윙, 전력공급기, 파이로 유닛 및 태양전지어레이 구동기 그리고 릴레이 및 퓨즈 브래킷 들로 구성된다. 통신해양기상위성 전력계는 3 kW의 버스 전력을 제공할 수 있다. 태양전지어레이는 2개의 태양전지판으로 구성된 전개할 수 있는 윙으로 구성된다. 태양전지는 GaAs/Ge 3중 접합 셀로 선정되었다. Li-ion 배터리는 10개의 직렬 연결된 셀 모듈로 구성되며 각 모듈은 셀 5개가 병렬로 연결된다. 전력공급기는 태양전지어레이 및 배터리와 함께 50 V로 완전 정류된 하나의 전력 버스를 생성한다. 전력 버스는 릴레이 및 퓨즈 브래킷 들에 의해 중앙 집중되어 보호되고 분배된다. 파이로 유닛은 점화 작동기 장치로 전력을 공급한다. 태양전지어레이는 자세제어계의 제어로 태양전지어레이 구동기에 의해 회전된다. 전력계의 제어 및 감시는, 특히 배터리, 전력공급기와 탑재 소프트웨어의 결합으로 수행된다.

• 한국통신학회논문지
• /
• 제29권1A호
• /
• pp.93-98
• /
• 2004

직렬 ATA(Advanced Technology Attachment) 인터페이스는 비교적 저렴하고 성능이 우수하며. 현재 고속의 데이터 전송과 처리량을 요구하는 수요에 적합한 기술이다. 본 논문에서는 직렬 ATA의 링크층에서 오류 감지와 직류 balance를 위한 동작 주파수 150MHz에서의 Bb/10b 인코더 및 디코더의 설계 및 구현 방법과 제작된 칩의 테스트를 위한 테스트 보드 및 테스트 방법을 제시하였다. 제안된 인코더 및 디코더는 각각 5b/6b 과 3b/4b으로 나뉘어서 인코딩 되도록 설계하였으며, Top-Down 설계 방식을 사용하여 Verilog HDL로 기술하고. Synopsys로 합성된 넷리스트로 게이트 수준의 동작을 확인하였다 제작된 칩은 삼성 $0.35{\mu}m$ CMOS 표준 셀 라이브러리를 이용하였고. 칩 면적은 1.5mm * 1.5mm 이며. 전원 전압은 3.3V를 사용하였다. 테스트 보드 및 FPGA를 통하여 생성된 입력 테스트 벡터를 이용하여 100MHz로 정상 동작 검증을 테스트하였고, ATS2 테스트 장비를 이용하여 100MHz 동작 검증을 하였다. 본 논문에서 제안된 Bb/10b 인코더 및 디코더 블록은 고속의 데이터 통신을 위한 IP로써 활용 가능하다.

• 한국통신학회논문지
• /
• 제41권5호
• /
• pp.574-580
• /
• 2016

본 논문에서는 Single Board 컴퓨터와 V2I (Vehicle to Infrastructure) 구조를 통해 다중 차량을 군집으로 제어하는 시스템을 소개한다. 그리고 이 시스템에서 핵심이 되는 중계기의 회피 기동 판단 알고리즘을 소개한다. 중계기는 이 알고리즘을 통해 차량으로부터 받는 센서 데이터를 활용하여 차선 위에 장애물이 있는지를 파악하고, 회피 기동 필요 여부를 판단한다. 해당 시스템의 성능 실험은 차선 위에 장애물이 있는 상황에서 Wi-Fi를 통한 다중 차량과 중계기 서버 간에 TCP/IP로 회피 기동 판단을 위한 주행 데이터를 전송하고 차량들의 주행 상태를 관찰하는 방식으로 진행하였다. 실험 결과를 통해 ISM (Industrial Scientific Medical) 주파수 간섭이 있는 상황에서 초기에 구현했던 회피 기동 판단 알고리즘이 높은 실패 확률을 가지고 있다는 것을 알게 되었고, 그것을 줄이기 위한 방법을 연구하게 되었다. 연구 결과 회피 기동 판단 알고리즘에 데이터 변화 감지기를 적용하는 방식으로 해결방법을 찾게 되었다. 본 논문에서는 ISM 주파수 간섭 상황에서 개선 사항인 데이터 변화 감지기 적용이 시스템의 신뢰도에 주는 영향을 보여주고자 한다. 본 기술을 적용하고 개선한다면, 차량 간 통신 또는 차량과 인프라 간의 통신을 통해 다중 충돌 사고와 같은 위기 상황에 대해 더욱 효과적으로 대응할 수 있을 것이며, 나아가 무인 운전 기술에 적용할 수 있을 것이다. 또한 추후 유사 시스템 구현에 대해 선행 연구 자료로서 이용될 수 있을 것이다.

• 한국통신학회논문지
• /
• 제16권10호
• /
• pp.941-950
• /
• 1991

디지털 이동통신 전송로에 있어서 고속통신을 위한 시스템의 성능은 다중파 지연분산에 의해 크게 좌우된다. 본 논문에서는 최근 디지털 자동차 전화의 변복조방식으로 채택된 $\pi/4$ shift QPSK에 대해, 간이 다중파 지연시간 검출방법으로써 직교채널간섭량 (CCI)을 이용하는 방법을 제안하였다. $\pi/4$ shift QPSK신호는 원래 직교 채널에 정보를 갖고있기 때문에 BPSK변조방식처럼 Quadrature채널에서 간섭량을 얻기 위하여 주파수 체배기와 지연전파 방식을 제안하였다. 또한 다중파 전파환경하에서, 격렬하게 변하는 직교채널 간섭량으로 부터 정보를 얻는 방법으로서 절대치평균과 실효치 평균을 취하는 방법을 제안하였으며, 아울러 자연분산과 직교채널 간섭량과의 관계도 조사하였다. 이론적인 결과를 확인하기 위하여, 준정적인 2파 모델과 Rayleigh분포 2파모델하에서 computer simulation을 수행하였다. simulation결과 좋은 결과가 얻어졌으나. 본방식은 송신 대역제한에 어느정도 민감하다는 것이 밝혀졌다. 또한 H/W실현시 주요부분인 주파수 체배기에 대한 H/W구성 방안도 제안하였다.

• 한국정보통신학회논문지
• /
• 제20권1호
• /
• pp.117-122
• /
• 2016

본 논문에서는 차량 추돌 방지 단거리 레이더용 24-GHz CMOS 고주파 전력 증폭기 (RF power amplifier)를 제안한다. 이러한 회로는 클래스-A 모드 증폭기로서 단간 (inter-stages) 공액 정합 (conjugate matching) 회로를 가진 공통-소스 단으로 구성되어 있다. 제안한 회로는 TSMC $0.13-{\mu}m$ 혼성신호/고주파 CMOS 공정 ($f_T/f_{MAX}=120/140GHz$)으로 설계하였다. 2볼트 전원전압에서 동작하며, 저전압 전원에서도 높은 전력 이득, 낮은 삽입 손실 및 낮은 음지수를 가지도록 설계되어 있다. 전체 칩 면적을 줄이기 위해 넓은 면적을 차지하는 실제 인덕터 대신 전송선(transmission line)을 이용하였다. 설계한 CMOS 고주파 전력 증폭기는 최근 발표된 연구결과에 비해 $0.1mm^2$의 가장 작은 칩 크기, 40mW의 가장 적은 소비전력, 26.5dB의 가장 높은 전력이득, 19.2dBm의 가장 높은 포화 출력 전력 및 17.2%의 가장 높은 최대 전력부가 효율 특성을 보였다.

• 한국통신학회논문지
• /
• 제38B권2호
• /
• pp.140-145
• /
• 2013

본 논문은 위성방송 전송 규격인 DVB-S2의 기반 채널 부호로 사용되는 LDPC를 고속 복호를 위해 HSS(Horizontal Shuffle Scheduling) 방식을 기반으로 고속 복호기 구조를 연구하였다. 첫째로 HSS방식에서 발생하는 메모리 충돌을 극복하는 방식을 제시한다. 둘째로 고속 복호를 위해 LUT(Look Up Table)을 이용하는 Sum-Product 알로리즘 대신 min값에서 scaling factor를 곱하는 Normalized Min-Sum 알고리즘을 사용하였으며, 성능 향상을 위해 check node에서 bit node로 입력되는 값의 부호를 확인하여 신뢰성 없는 값을 삭제하는 Self-Correct 방식을 제시하여 sum-product 방식에서 발생하는 bottle neck 현상을 하였다. 마지막으로 고속화를 위한 효율적인 메모리 구조를 제안한다.

• 한국전자파학회논문지
• /
• 제20권9호
• /
• pp.900-905
• /
• 2009

본 논문에서는 전류 블리딩(bleeding)과 입력 인덕티브 직렬-피킹을 이용한 공통 드레인 귀환(Common Drain Feedback: CDFB) CMOS 광대역 저잡음 증폭기(Low Noise Amplifier: LNA)를 설계하였다. 캐스코드 증폭기와 귀환 증폭기를 DC 결합하여 블리딩 전류의 조정을 통해 LNA의 이득과 잡음 지수(Noise figure: NF)의 동적 제어를 실현하였다. 제작한 LNA는 2.5 GHz의 대역폭에서, 고이득 영역은 $1.7{\sim}2.8\;dB$ NF와 17.5 dB 이득, 그리고 27 mW의 전력 소비를 보이고, 저 이득 영역은 $2.7{\sim}4.0\;dB$ NF와 14 dB 이득, 그리고 1.8 mW의 전력 소비를 보인다.

• 한국통신학회논문지
• /
• 제39B권12호
• /
• pp.856-863
• /
• 2014

지상 광무선 통신에서 대기의 교란 및 대기 입자에 의한 광의 감쇄가 있을 때, 대기교란의 강도 및 가시도가 수신 광 강도에 미치는 영향을 해석하였다. 광신호는 On-Off Keying(OOK), Pulse Position Modulation(PPM) 및 Digital Pulse Interval Modulation(DPIM)의 방식으로 변조하였다. 교란대기 하에서 각 변조방식에 대해 광 전송 거리에 따른 광수신 전력을 계산하고 이를 이용하여 전송거리에 따른 패킷 오류율(packet error rate: PER)을 계산하였다. 광신호를 전송하기 위한 광원의 파장은 850nm, 1310nm 및 1550nm을 선택하였다. 대기는 약 교란 상태로 가정하여 대기 굴절률 구조상수 $Cn2{\approx}10-14m-2/3$, 대기의 가시도 V=2km로 하였다. 약교란 대기 상태에서 세가지 변조방식 중 DPIM 방식이 우수하며, 광 신호의 전송을 위한 파장으로는 1550nm가 PER 성능이 우수함을 알 수 있었다.

• 한국통신학회논문지
• /
• 제40권4호
• /
• pp.613-618
• /
• 2015

본 논문은 2단 플래시 A/D 변환기를 이용한 저전력 CMOS 플래시-SAR(successive approximation register)A/D 변환기를 제안한다. 전체 회로 구조는 상위 2비트 고속 플래시 A/D 변환기, 하위 8비트 저 전력 SAR A/D 변환기로 구성되어서 데이터 변환 클럭 수를 감소시켜서 변환속도를 향상시켰다. 또한 하위 8비트를 SAR 논리회로와 커패시터 D/A 변환기를 이용하여 저 전력으로 회로를 설계하였다. 제안 된 A/D 변환기는 $0.18{\mu}m$ CMOS 공정을 이용하여 구현하였고 2MS/s의 변환속도를 갖으며 9.16비트의 ENOB(effective number of bit)이 측정되었다. 면적과 전력소모는 각각 $450{\times}650{\mu}m^2$와 $136{\mu}W$이고 120fJ/step의 FoM을 갖는다.