• 제목/요약/키워드: V/F converter

검색결과 65건 처리시간 0.02초

Digital State Feedback Current Control using the Pole Placement Technique

  • Bae, Hyun-Su;Yang, Jeong-Hwan;Lee, Jae-Ho;Cho, Bo-Hyung
    • Journal of Power Electronics
    • /
    • 제7권3호
    • /
    • pp.213-221
    • /
    • 2007
  • A digital state feedback control method for the current mode control of DC-DC converters is proposed in this paper. This approach can precisely achieve interleaved current sharing among the converter modules. As the controller design and system analysis are performed in the time domain, the proposed method can easily satisfy the required converter specification by using the pole placement technique. The digital state feedback controller in the continuous and discrete time domain is derived for the robust tracking control. For the verification of the proposed control scheme, a parallel module bi-directional converter in a prototype 42V/14V hybrid automotive power system, which is a design example in the continuous time domain, and a parallel module buck converter, which is a design example in the discrete time domain, are implemented using a TMS320F2812 digital signal processor (DSP).

C-DAC Array내 선형성을 향상시킨 10비트 CMOS SAR ADC 설계 (Design of a 10-bit SAR ADC with Enhancement of Linearity On C-DAC Array)

  • 김정흠;이상헌;윤광섭
    • 전자공학회논문지
    • /
    • 제54권2호
    • /
    • pp.47-52
    • /
    • 2017
  • 본 논문에서는 생체 신호 처리를 위한 중간 속도를 갖는 A/D 변환기 설계를 위하여 1.8V 전원의 CMOS SAR(Successive Approximation Register) A/D 변환기를 설계하였다. 본 논문에서 C-DAC Array의 MSB단을 4분할하여 선형성을 향상시킨 10비트 SAR A/D 변환기 설계를 제안한다. 아날로그 입력이 인가되는 MSB 단의 전하가 충전되는 시간을 확보하여 선형성을 높였다. MSB단이 아날로그 입력을 샘플링하는 블록이기 때문에 초기 값을 보다 정교하게 받아들이는 원리를 통해 선형성을 확보하였다. C-DAC에서 Split 커패시터를 사용하여 면적을 최소화하고, 전력을 감소시켰다. 제안된 SAR A/D 변환기는 0.18um CMOS 공정을 이용하여 설계하였고, 공급 전압 1.8V에서 4MS/s의 변환속도를 가지며, 7.5비트의 ENOB(Effective Number of Bit)이 측정되었다. $850{\times}650um^2$의 면적, 총 전력소모는 123.105uW이고, 170.016fJ/step의 FOM(Figure of Merit)을 확인할 수 있다.

C-DAC 비트 스위치에 다른 샘플링 시간을 인가하는 12-bit, 10-Msps SAR A/D 변환기 설계 (Design of a 12-bit, 10-Msps SAR A/D Converter with different sampling time applied to the bit-switches within C-DAC)

  • 심민수;윤광섭;이종환
    • 전기전자학회논문지
    • /
    • 제24권4호
    • /
    • pp.1058-1063
    • /
    • 2020
  • 본 논문은 생체 신호 및 센서 신호 처리를 위하여 저전력으로 동작하는 12비트 SAR A/D 변환기를 제안한다. 기존의 SAR A/D 변환기의 전력소모를 줄이고자, 동적 전류를 감소시켜 전체 전력 소모를 감소시켰다. 동적 전류를 감소시키기 위해서 C-DAC 비트 스위치를 동작시키는 샘플링 시간을 클럭 생성기의 샘플링 시간과 다르게 인가하였다. 추가적으로 SAR A/D 변환기의 전체 전력소모 중 70%를 차지하는 디지털 블록의 공급전압을 0.6V로 낮춰 설계하였다. 제안하는 SAR A/D 변환기는 CMOS 65nm 공정 1-poly 6-metal을 사용하여 설계하였으며, 1.2V의 공급전압으로 동작하며, ENOB는 10.1 비트, INL/DNL은 ±0.5LSB/±1.2LSB이며, 전체 전력소모는 31.2uW이고 FoM은 2.8fJ/step 이다.

주축모터 전류를 통한 절삭력의 간접 측정 및 절삭력 추종제어 (Indirect Cutting Force Measurement and Cutting Force Regulation Using Spindle Motor Current)

  • 김기대;권원태;주종남
    • 한국정밀공학회지
    • /
    • 제14권10호
    • /
    • pp.15-27
    • /
    • 1997
  • Quasti-static cutting force variations in milling process are measured indirectly using spindle motor current. Quasi-static sensitivity of the spindle motor current is higher than that of the feed motor current. Magnitude of the spindle motor current is independent of cutting direction. The linear relationship between the cutting force and the spimdle motor RMS current at various spindle rotational speed is obtained. Frequency/ Voltage(F/V) converter voltage is measured to identify the spindle speed and to determine the cutting force at various spindle speeds. Overload on the tool during milling process can be detected using the proposed indirect cutting force measurement. Based on these measurements, cutting force is regulated at a constant level by feedrate control.

  • PDF

VV-VF 제어에 의한 3상유도전동기의 고효율화 운전에 관한 연구 (The optimal efficiency drives of 3-phase induction motor by VV-VF control)

  • 박민호;설승기
    • 전기의세계
    • /
    • 제30권7호
    • /
    • pp.454-459
    • /
    • 1981
  • The aim of study in this paper is that in a system drive of the converter-inverter fed induction motor, the minimum input power can be maintained by control the voltage and frequency of the motor. In theoretical and experiment results describtion motor efficiency is improved by properly varying the ratio v/f. At lightly load condition, for example its efficiency was improved from 44% to 66% as the ratio of v/f varied from 1 to 0.57.

  • PDF

Zeeman 안정화 He-Ne 레이저 및 One-shot F/V 변환기를 이용한 헤테로다인 진동측정기

  • 라종필;최현승;박기환
    • 한국정밀공학회:학술대회논문집
    • /
    • 한국정밀공학회 2004년도 춘계학술대회 논문요약집
    • /
    • pp.168-168
    • /
    • 2004
  • 본 논문은 헤테로다인 간섭계를 이용한 레이저 진동 측정기에 대해 기술하고 있다. 상용 레이저 진동 측정기가 대부분 AOM을 이용하여 주파수 천이를 일으키는 반면, 본 연구에서는 Zeeman 안정화 He-Ne 레이저를 사용하므로써, 서로 다른 주파수를 가지는 레이저를 동시에 얻을 수 있었다. 따라서, Zeeman 안정화 He-Ne 레이저를 사용하는 진동측정기의 경우 간섭계 구성을 위해 사용되는 비용을 현저히 줄일 수 있다. 또한, AOM의 고주파 신호를 처리하기 위해서는 RE 대역의 신호처리 회로 설계가 필요하지만, Zeeman 안정화 레이저의 주파수 천이가 낮으므로, 제안된 진동측정기의 신호처리가 용이하다.(중략)

  • PDF

High-Efficiency Supercapacitor Charger Using an Improved Two-Switch Forward Converter

  • Choi, Woo-Young;Yang, Min-Kwon;Suh, Yongsug
    • Journal of Power Electronics
    • /
    • 제14권1호
    • /
    • pp.1-10
    • /
    • 2014
  • This paper proposes a high-efficiency supercapacitor charger. Conventional two-switch forward converter can be used for charging supercapacitors. However, the efficiency of conventional converters is low because of their switching losses. This study presents a high-efficiency two-switch forward converter for supercapacitor chargers. The proposed converter improves power efficiency by 4 %, from 89 % to 93 %. The proposed converter has the advantages of reduced switch voltage stresses and minimized circulating current when compared to other converter topologies. The performance of the proposed converter is evaluated by experimental results using a 300 W prototype circuit for a 54-V, 35-F supercapacitor bank.

상위 6비트를 공유하는 12 비트 SAR A/D 변환기 (12-bit SAR A/D Converter with 6MSB sharing)

  • 이호용;윤광섭
    • 전기전자학회논문지
    • /
    • 제22권4호
    • /
    • pp.1012-1018
    • /
    • 2018
  • 본 논문에서는 IoT 센서 처리를 위한 1.8V 공급전압의 CMOS SAR(Successive Approximation Register) A/D 변환기를 설계하였다. 본 논문에서 2개의 A/D 변환기를 병렬로 사용하여 샘플링 속도를 향상시킨 12비트 SAR A/D 변환기를 제안한다. 2개의 A/D 변환기 중 1개의 A/D 변환기는 12자리 비트를 모두 결정하고, 또 다른 A/D 변환기는 다른 A/D 변환기의 상위 6비트를 그대로 사용하여 전력소모와 스위칭 에너지를 최소화하였다. 두 번째 A/D 변환기는 상위 6비트를 결정하지 않기 때문에 컨트롤 회로와 SAR 로직이 필요하지 않아 면적을 최소화하였다. 또한 스위칭 에너지는 커패시터 용량과 C-DAC 내 전압 변화가 클수록 값이 커지는데 두 번째 A/D 변환기는 상위 6비트를 결정하지 않아 스위칭 에너지를 줄일 수 있다. 또한 커패시터 내 스플릿 커패시터 용량을 유닛 커패시터 용량과 동일하게 회로를 구성하여 C-DAC 내 공정오차를 줄일 수 있다. 제안하는 SAR A/D 변환기는 180nm CMOS 공정을 이용하여 설계하였고, 1.8V의 공급전압, 10MS/s의 변환속도, 10.2비트의 ENOB(Effective Number of Bit)이 측정되었다. 핵심 블록의 면적은 $600{\times}900um^2$, 총 전력소모는 $79.58{\mu}W$, FoM(Figure of Merit)는 6.716fJ/step로 확인할 수 있다.

HID 램프용 전자식 안정기의 설계 (Design of Electronic Ballast for HID Lamps)

  • 이치환
    • 조명전기설비학회논문지
    • /
    • 제13권4호
    • /
    • pp.14-20
    • /
    • 1999
  • 일반적으로 전자식 안정기는 고주파 공진 인버터와 출력을 제어하는 전압-주파수 변환기로 구성되며 half-bridge 및 직렬공진회로가 사용된다. 본 연구에서는 첫째, PI 제어기를 설계하기 위해 V/F 변환기를 포함한 공진 인버터를 모델링하여 전달함수를 구하고 제어기 PI게인을 결정하였다. 그리고 전류제어를 위한 PI제어기는 적분기 만으로 구성됨을 보인다. 둘째, 자기궤환형 제어기를 제안한다. 강인하며 단순한 이 제어기는 인버터 선형모델을 이용하여 궤환게인이 결정된다. 실험을 위해 250W 고압 나트륨램프를 제안된 안정기로 점등하였으며 제안된 방법의 타당성을 확인하고 자기식 안정기에 비해 전체 효율 5% 향상을 달성하였다.

  • PDF

저 전력 10비트 플래시-SAR A/D 변환기 설계 (Design of a Low Power 10bit Flash SAR A/D Converter)

  • 이기윤;김정흠;윤광섭
    • 한국통신학회논문지
    • /
    • 제40권4호
    • /
    • pp.613-618
    • /
    • 2015
  • 본 논문은 2단 플래시 A/D 변환기를 이용한 저전력 CMOS 플래시-SAR(successive approximation register)A/D 변환기를 제안한다. 전체 회로 구조는 상위 2비트 고속 플래시 A/D 변환기, 하위 8비트 저 전력 SAR A/D 변환기로 구성되어서 데이터 변환 클럭 수를 감소시켜서 변환속도를 향상시켰다. 또한 하위 8비트를 SAR 논리회로와 커패시터 D/A 변환기를 이용하여 저 전력으로 회로를 설계하였다. 제안 된 A/D 변환기는 $0.18{\mu}m$ CMOS 공정을 이용하여 구현하였고 2MS/s의 변환속도를 갖으며 9.16비트의 ENOB(effective number of bit)이 측정되었다. 면적과 전력소모는 각각 $450{\times}650{\mu}m^2$$136{\mu}W$이고 120fJ/step의 FoM을 갖는다.