• 반도체디스플레이기술학회지
• /
• 제6권3호
• /
• pp.47-53
• /
• 2007

Ultra thin Si p-n junctions shallower than $300{\AA}$ were fabricated and biased to the avalanche regime. The ultra thin junctions were fabricated to be parallel to the surface and exposed to the surface without $SiO_2$ layer. Those junctions emitted white light and electrons when junctions were biased in the avalanche breakdown regime. Therefore, we could observe the avalanche breakdown region visually. We could also observe the influence of electric field to the current flow visually by observing the white light which correspond to the avalanche breakdown region. Arrayed diodes emit light and electrons uniformly at the diode area. But, the reverse leakage current were larger than those of ordinary diodes, and the breakdown voltage were less than 10V.

• 전자공학회논문지A
• /
• 제29A권8호
• /
• pp.89-98
• /
• 1992

IIM(Implantation Into Metal) process usning Co silicides has been investigated to obtain ultra-shallow junctions less than 0.1$\mu$m. Rapid Thermal Annealing using halogen lamps was employed to form CoSi$_2$ and junctions simultaneously.. Resistivities of CoSi$_2$ were 13-17$\mu$ $\Omega$-cm. CoSi$_2$/p$^{+}$/Si and CoSi$_2$/n$^{+}$/Si junction were formed by diffusion of B and As, respectively, from Co film. It was found out that B and As were severely lost by the evaporation during high temperature annealing Therefore SiO$_2$ capping layers were introduced to prevent the evaporation of the implanted dopants from the films. Investigation of the behavior of dopants with respect to annealing time revealed that increasing the annealing time enhanced the diffusion of dopants into Si from CoSi$_2$.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.111-111
• /
• 2007

Further scaling the semiconductor devices down to low dozens of nanometer needs the extremely shallow depth in junction and the intentional counter-doping in the silicon gate. Conventional ion beam ion implantation has some disadvantages and limitations for the future applications. In order to solve them, therefore, plasma source ion implantation technique has been considered as a promising new method for the high throughputs at low energy and the fabrication of the ultra-shallow junctions. In this paper, we study about the effects of DC bias and base pressure as a process parameter. The diluted mixture gas (5% $PH_3/H_2$) was used as a precursor source and chamber is used for vacuum pressure conditions. After ion doping into the Si wafer(100), the samples were annealed via rapid thermal annealing, of which annealed temperature ranges above the $950^{\circ}C$. The junction depth, calculated at dose level of $1{\times}10^{18}/cm^3$, was measured by secondary ion mass spectroscopy(SIMS) and sheet resistance by contact and non-contact mode. Surface morphology of samples was analyzed by scanning electron microscopy. As a result, we could accomplish the process conditions better than in advance.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권2호
• /
• pp.219-229
• /
• 2012

In the course of feasibility study the necessity of implementing electrochemical methods as an inline metrology technique to characterize semiconductor nano structures for a Deep Trench Dynamic Random Access Memory (DT-DRAM) (e.g. ultra shallow junctions USJ) was discussed. Hereby, the state of the art semiconductor technology on the advantages and disadvantages of the most recently used analytical techniques for characterization of nano electronic devices are mentioned. Various electrochemical methods, their measure relationship and correlations to physical quantities are explained. The most important issue of this paper is to prove the novel usefulness of the electrochemical micro cell in the semiconductor industry.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 1997년도 한국재료학회 추계학술발표회
• /
• pp.154-154
• /
• 1997

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 1996년도 재료학회 춘계학술발표회
• /
• pp.58-58
• /
• 1996

• 한국진공학회지
• /
• 제6권4호
• /
• pp.326-336
• /
• 1997

트랜지스터의 소오스/드레인 접합 특성에 가장 큰 영향을 미치는 인자는 이온 주입 시 발생한 실리콘 내에 발생한 결합이라는 사실에 착안하여, 기존 소오스/드레인 접합 형성 공정과 다른 새로운 방식을 도입하여 이온 주입에 의해 생긴 결함의 제어를 통해 고품질 초 저접합 $p^+$-n접합을 형성하였다. 기존의 $p^+$소오스/드레인 접합 형성 공정은 $^{49}BF_2^+$ 이온 주입 후 층간 절연막들인 TEOS(Tetra-Ethyl-Ortho-Silicate)막과 BPSG(Boro-Phospho-Silicate-Glass)막을 증착 후 BPSG막 평탄화를 위한 furnace annealing 공정으로 진행된다. 본 연구에서는 이러한 기존 공정과는 달리 층간 절연막 증착 전 저온 RTA첨가 방법, $^{49}BF_2^+$와 $^{11}B^+$ 을 혼합하여 이온 주입하는 방법, 그리고 이온 주입 후 잔류 산화막을 제거하고 MTO(Medium temperature CVD oxide)를 증착하는 방법을 제시하 였으며, 각각의 방법은 모두 이온 주입에 의한 실리콘 내 결합 농도를 줄여 기존의 방법보 다 더 우수한 양질의 초 저접합을 형성할 수 있었다.

• 한국재료학회지
• /
• 제8권5호
• /
• pp.470-473
• /
• 1998

Co/Ti 이중막을 급속열처리하여 형성한 $CoSi_{2}$에 $As^+$을 이온주입한 후, 500~$1000^{\circ}C$에서 drive-in 열처리하여 매우얇은 $n_{+}$ p접합의 다이오드를 제작하고 I-V 특성을 측정하였다. $500^{\circ}C$에서 280초 drive-in 열처리하였을 때, 50nm정도의 매우 얇은접합이 형성되었고, 누설전류가 매우 낮아 가장 우수한 다이오드 특성을 나타내었다. 특히, Co 단일막을 사용한 다이오드에 비해 누설전류는 2order 이상 낮았으며, 이는 $CoSi_{2}$Si의 계면이 균일하였기 때문이다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.735-738
• /
• 2003

In this paper, we report a molecular dynamics (MD) simulation of the ion implantation for nano-scale devices with ultra-shallow junctions. In order to model the profile of ion distribution in nanometer scale, the molecular dynamics with a damage model has been employed. As an exemplary case, we calculate the dopant profile during the ion implantation of B, As, and Ge.

• 한국진공학회지
• /
• 제11권3호
• /
• pp.151-158
• /
• 2002

Decaborane ($B_{10}H_{14}$) 이온 주입법으로 n-type Si (100) 기판에 ultra-shallow $p^{+}-n$ 접합을 형성시켰다. 이온 주입에너지는 5kV와 10kV, 이온 선량은 $1\times10^{12}\textrm{cm}^2$와 $1\times10^{13}\textrm{cm}^2$로 decaborane을 이온 주입시켰다. 이온 주입된 시료들은 $N_2$ 분위기에서 $800^\{\circ}C$, $900^{\circ}C$, $1000^{\circ}C$에서 10초 동안 RTA(Rapid Thermal Annealing) 처리를 하였다. 또한 가속에너지에 따른 결함을 확인하기 위해서 15 kV의 이온 주입 에너지에서 $1\times10^{14}\textrm{cm}^2$만큼 이온 주입하였다. 2 MeV $^4He^{2+}$ channeling spectra에서 15 kV로 주입된 시료가 bare n-type Si와 5 kV, 10 kV의 에너지로 주입된 시료보다 주입시 생긴 결함에 의해 backscattering yield가 더 높게 나타났으며 spectra로부터 얻은 이온 주입으로 인한 비정질층의 두께는 표면으로부터 가속전압이 5kV, 10kV, 15kV일 때 각각 1.9nm, 2.5nm, 4.3nm였다. 10 kV에서 이온 주입된 시료를 $800^{\circ}C$ 열처리 한 결과 결함의 회복으로 인해 bare Si와 비슷한 backscattering yield를 보였으며 이때의 계산된 비정질 층의 두께는 0.98 nm이었다. 홀 측정과 면저항 측정은 dopant의 활성화가 주입된 에너지, 이온 선량, 열처리 온도에 따라 증가함을 보여주었다. I-V 측정 결과 누설 전류 밀도는 열처리 온도가 $800^{\circ}C$에서 $1000^{\circ}C$까지 증가함에 따라 감소하였고 주입에너지가 5kV에서 10kV까지 증가함에 따라 증가하였다.