• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.567-568
• /
• 2008

본 논문에서는 CMOS $0.18\;{\mu}m$ 공정을 이용하여 UWB LNA를 설계하였다. UWB LNA $3{\sim}5GHz$의 대역 에서 전력이득은 12-15 dB, 잡음지수는 5 dB이하, 그리고 입력과 출력의 반사손실은 10 dB 이하의 특성을 보이도록 하였다. 캐스코드 구조를 이용하여 잡음을 억제하고 이득을 향상시켰으며, 입력매칭에 공통 게이트 증폭기를 이용하여 대역폭을 증가시켰다.

• 한국전자파학회논문지
• /
• 제19권9호
• /
• pp.1045-1050
• /
• 2008

본 논문에서는 IR-UWB 통신에 적합한 저 전력, 저복잡도의 CMOS RF 수신기를 제작하였다. 제안된 IR-UWB 수신기는 비교적 구조가 간단한 non-coherent demodulation 방식으로 설계, 제작되었다. 설계된 IR-UWB 수신기는 LNA, envelop detector, VGA, comparator로 구성되어 있으며, envelop detector, VGA, comparator는 $0.18{\mu}m$ CMOS 공정 기술을 이용하여 단일 칩으로 설계, 제작하였다. 측정 결과 data rate이 1 Mbps일 때 sensitivity가 -70 dBm이며, 이때 BER은 $10^{-3}$의 값을 가진다. 외부의 LNA를 제외한 단일 칩 CMOS IR-UWB 수신기의 전류 소모는 전압이 1.8 V일 때 5 mA이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권6호
• /
• pp.754-759
• /
• 2016

A transformer feedback low-noise amplifier (LNA) is implemented in a standard $0.18{\mu}m$ CMOS process, which exploits drain-to-gate transformer feedback technique for wideband input matching and operates across entire 3~5 GHz ultra-wideband (UWB). The proposed LNA achieves power gain above 9.5 dB, input return loss less than 15.0 dB, and noise figure below 4.8 dB, while consuming 8.1 mW from a 1.8-V supply. To the authors' knowledge, drain-to-gate transformer feedback for wideband input matching cascode LNA is the first adopted technique for UWB application.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.539-540
• /
• 2008

This paper presents an ultra-wideband (UWB) CMOS low noise amplifier (LNA) topology that operates in 3.1-10.6GHz band. The common gate structure provides wideband input matching and flattens the passband gain. The proposed UWB amplifier is implemented in 0.18 um CMOS technology for lower band operation mode. Simulation shows a minimum NF of 2.35 dB, a power gain of $18.3{\sim}20\;dB$, better than -10 dB of input and output matching, while consuming 16.4 mW.

• Journal of electromagnetic engineering and science
• /
• 제9권1호
• /
• pp.7-11
• /
• 2009

An Ultra-WideBand(UWB) Low-Noise Amplifier(LNA) is proposed and is implemented in a $0.18-{\mu}m$ CMOS technology. The proposed UWB LNA provides excellent wideband characteristics by combining a High-Pass Filter (HPF) with a conventional resistive-loaded LNA topology. In the proposed UWB LNA, the bell-shaped gain curve of the overall amplifier is much less dependent on the frequency response of the HPF embedded in the input stage. In addition, the adoption of fewer on-chip inductors in the input matching network permits a lower noise figure and a smaller chip area. Measurement results show a power gain of + 10 dB and an input return loss of more than - 9 dB over 2.7 to 6.2 GHz, a noise figure of 3.1 dB at 3.6 GHz and 7.8 dB at 6.2 GHz, an input PldB of - 12 dBm, and an IIP3 of - 0.2 dBm, while dissipating only 4.6 mA from a 1.8-V supply.

• 한국전자파학회논문지
• /
• 제16권2호
• /
• pp.139-143
• /
• 2005

본 논문에서는 $CMOS\;0.18\;{\mu}m $ 공정을 이용하여 MB-OFDM UWB용 RF 수신기의 광대역 LNA와 Down-mixer를 설계하였다. 광대역 LNA는 $3\~5\;GHz$의 대역에서 전력이득은 $12.8\~15dB$, 잡음지수는 2.6 dB 이하, 그리고 입력 IP3는 4 GHz에서 -8 dBm의 특성을 나타내고, 입출력 반사손실은 10 dB 이하의 특성을 보인다. Down-mixer는 3개의 채널에서 2 dB 이하의 gain flatness를 나타내고, 변환이득은 $-2.9\~0.4dB$의 특성을 나타낸다. 또한 LO의 leakage와 feedthrough는 각각 30 dB 이상의 특성을 나타내도록 설계하였다.

• 한국정보통신학회논문지
• /
• 제10권1호
• /
• pp.117-122
• /
• 2006

본 논문에서는 MB-OFDM 방식의 초광대역 시스템 응용을 위한 단일 단 cascode 구조의 CMOS 저잡음증폭기를 설계하였다. 광대역 ($3.1GHz\~4.9GHz$) 입력 매칭은 칩 면적과 잡음지수를 줄이기 위해 간단한 대역 통과 필터를 사용하여 수행하였다. $0.18{\mu}m$ CMOS 공정변수를 사용하여 모의실험 한 결과, 설계된 증폭기는 9.7dB의 최대 이득, $2.1GHz\~7.1GHz$의 3dB 대역폭, 2dB의 최소잡음지수, -2dBm의 IIP3, -11.8dB 이하의 입력 반사 손실 특성을 보이며, 1.8V 공급 전원전압에 25.8mW의 전력을 소모한다. 칩면적은 패드를 포함해서 $0.74mm^2$이다.

• 한국전자파학회논문지
• /
• 제20권7호
• /
• pp.657-663
• /
• 2009

본 논문에서는 IR-UWB 통신에 적합한 저전력, 저복잡도의 CMOS RF 수신기를 제작하였다. 제안된 IR-UWB 수신기는 비교적 구조가 간단한 non-coherent demodulation 방식으로 설계, 제작되었다. 설계된 IR-UWB 수신기는 single-ended 2-stage LNA, S2D, envelop detector, VGA, comparator로 구성되어 있으며, 0.18 ${\mu}m$ CMOS 공정 기술을 이용하여 단일 칩으로 설계, 제작하였다. 측정 결과 data rate이 1 Mbps 일 때 BER값이 $10^{-3}$ 조건에서 sensitivity는 -80.8 dBm이다. 제작된 단일 칩 CMOS IR-UWB 수신기의 전류 소모는 전압이 1.8 V 일 때, 13 mA이며 23.4 nJ/bit 의 성능을 갖는다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권4호
• /
• pp.277-282
• /
• 2008

A fully integrated inductorless CMOS impulse radio ultra-wideband (IR-UWB) receiver is implemented using $0.18\;{\mu}m$ CMOS technology for 3-5 GHz application. The UWB receiver adopts the non-coherent architecture, which removes the complexity of RF architecture and reduces power consumption. The receiver consists of inductorless differential three stage LNA, envelope detector, variable gain amplifier (VGA), and comparator. The measured sensitivity is -70 dBm in the condition of 5 Mbps and BER of $10^{-3}$. The receiver chip size is only $1.8\;mm\;{\times}\;0.9\;mm$. The consumed current is 15 mA with 1.8 V supply.

• 한국전자파학회논문지
• /
• 제18권4호
• /
• pp.408-415
• /
• 2007

본 논문에서는 CMOS 0.18 um 공정을 이용하여 UWB(Ultra Wide Band) 시스템의 $3.1{\sim}4.8\;GHz$ 대역에서 사용할 수 있는 스위칭-이득 제어 저잡음 증폭기를 설계하였다. 높은 이득 모드에서 전력 이득은 12.5 dB, IIP3는 0 dBm, 소비 전류는 8.13 mA로 측정되었으며, 낮은 이득 모드에서는 전력 이득 -8.7 dB, IIP3는 9.2 dBm, 소비 전류는 0 mA로 측정 되었다.