• 전자공학회논문지A
• /
• 제32A권1호
• /
• pp.185-192
• /
• 1995

In this study, very fine photoresist pattern was examined using the image reversal process. And very fine photoriesist pattern (less than 0.2um) was obtsined by optimizing the exposure and reversal baking condition of photoresist. The produced pattern does not show the loss of thickness, and has a sparp negative edge profile. also, the ion implanted 0.25um T-shaped gate MESFET was fabricated using this resist pattern and the directional evaporation of gate metal. The fabricated MESFET has the maximum transconductance of 302 mS/mm, and the threshold voltage of -1.8V, and the drain saturation current of this MESFET was 191 mA/mm.

• 대한한방소아과학회지
• /
• 제17권2호
• /
• pp.115-135
• /
• 2003

Objectives : The aim of this study was to investigate the concept of Aphasia of children in the western and oriental medicine. Methods : We surveyed the western and oriental medical books from to recent published books that have articles on Aphasia. Results and Conclusion : The concept of phonation organ in neiching is same as that of modern physiology. Sul-um is relative with verbal disturbance of central nervous disease and Hu-um is relative with verbal disturbance of peripheral nervous disease in modern medicine. The Aphasia of Children was classified two concept which is innate and acquirement Aphasia according to production cause. The Aphasia of children has the most close relation with the kidney and heart in the five zang-organ.

• 한국도로학회:학술대회논문집
• /
• 한국도로학회 2002년도 학술발표회 논문집
• /
• pp.221-226
• /
• 2002

• 한국도로학회:학술대회논문집
• /
• 한국도로학회 2003년도 학술발표회 논문집
• /
• pp.121-124
• /
• 2003

• 전자공학회논문지SC
• /
• 제40권3호
• /
• pp.135-144
• /
• 2003

본 논문에서는 고속 혼성모드 집적회로를 위한 온-칩(on-chip) CMOS 전류 및 전압 레퍼런스 회로를 제안한다. 제안하는 전류 레퍼런스 회로는 기존의 전류 레퍼런스 회로에서 부정확한 전류 값을 조정하기 위해 주로 사용되는 아날로그 보정 기법과는 달리 디지털 영역에서의 보정 기법을 사용한다. 또한, 제안하는 전압 레퍼런스 회로는 고속으로 동작하는 혼성모드 집적회로의 출력단에서 발생할 수 있는 고주파수의 잡음 성분을 최소한으로 줄이기 위해 고주파 신호 성분에 대해 작은 출력 저항을 볼 수 있는 구조의 레퍼런스 전압 구동회로를 사용한다. 이 레퍼런스 전압 구동회로는 전력 소모 및 칩 면적을 최소화하기 위해서 저 전력의 증폭기와 크기가 작은 온-칩 캐패시터를 사용하여 구현하였다. 제안하는 레퍼런스 회로는 0.18 um n-well CMOS 공정으로 설계 및 제작되었으며, 250 um x 200 um의 면적을 차지한다. 칩 제작 및 측정결과, 제안하는 전류 및 전압 레퍼런스 회로는 공급 전압 및 온도의 변화에 대해서 각각 2.59 %/V와 48 ppm/℃의 변화율을 보인다.

• 전자공학회논문지SC
• /
• 제42권5호
• /
• pp.43-50
• /
• 2005

본 논문에서는 체성분 측정기용 저 전력 다중 대역을 가지는 Gm-C 대역통과 필터의 IC화 설계방법에 대해 기술하였다. 제안된 대역통과 필터는 제어 신호에 의해 3개의 중심 주파수(20 KHz, 50 KHz, 100 KHz)에서 동작한다. 칩 면적을 최소화하기 위해 간단한 주파수 튜닝회로가 사용되었으며 전력 소모를 줄이기 위해 OTA(operational transconductance amplifier)가 sub-threshold region에서 동작한다. 제안된 대역통과 필터는 0.35 um 2-poly 3-metal 표준 CMOS 공정을 이용하여 구현하였다. 칩 면적은 $626.42um\;{\times}\;475.8um$이며 전력 소모는 주파수가 100 KHz일 때 700 nW이다.

• 한국전자통신학회논문지
• /
• 제3권2호
• /
• pp.79-85
• /
• 2008

다양한 무선통신 방식이 출현함에 따라 배터리 수명과, 저전력 동작이 중요시되면서 무선 통신용 LSI는 SI circuit을 이용하는 analog current-mode signal processing을 주목하고 있다. 그러나 SI (Switched-Current) circuit을 구성하는 current memory는 clock-feedthrough의 문제점을 갖는다. 본 논문에서는 current memory의 문제점인 clock-feedthrough의 일반적인 해결방안으로 CMOS switch의 연결을 검토하고, current memory 성능 개선의 설계방안을 제안하기 위하여 CMOS switch 간의 width의 관계를 도출하고자 한다. Simulation 결과, memory MOS의 width가 20um, input current와 bias current의 ratio가 0.3, CMOS switch nMOS의 width가 2~6um일 경우에 CMOS switch 간의 width는 $W_{Mp}=5.62W_{Mn}+1.6$의 관계로 정의되고, CMOS switch nMOS의 width가 6~10um일 경우에 CMOS switch 간의 width는 $W_{Mp}=2.05W_{Mn}+23$의 관계로 정의되는 것을 확인하였다. 이 때 정의된 MOS transistor의 관계는 memory MOS의 성능향상을 위한 설계에 유용한 지침이 될 것으로 기대된다.

• 전자공학회논문지
• /
• 제50권12호
• /
• pp.63-70
• /
• 2013

본 논문은 외부 커패시터 없이 광범위 하게 높은 전원 공급 잡음 제거비(PSRR)을 갖는 선형 정류기(LDO)에 관한 것이다. 제안된 LDO는 높은 PSRR과 안정도를 유지하기 하기 위해 nested Miller 보상 기술을 사용하였고, 내부적으로 캐스코드(cascode) 보상과 전류버퍼(current buffer) 보상 기술을 사용하였다. 또한 외부의 부하 커패시터가 없기 때문에 외부 하드웨어 비용을 최소화 하였고, 제안된 보상 기법을 사용하여 내부에 작은 커패시터를 사용하고도 안정도를 확보할 수 있었다. 설계된 LDO는 2.5V~4.5V의 입력 전압을 받아서 1.8V의 전압을 출력하고 최대 10mA의 부하 전류를 구동할 수 있다. 일반 0.18um CMOS 공정을 이용하여 제작하였고 면적은 300um X 120um 이다. 측정된 PSRR은 DC일 때 -76dB, 1MHz일 때 -43dB를 만족한다. 동작 전류는 25uA를 소모한다.

• 전자공학회논문지SC
• /
• 제43권4호
• /
• pp.53-59
• /
• 2006

본 논문에서는 새로운 정밀 계측기용 전파 정류 회로를 제안하고 설계하여, 칩으로 구현 후 검증한 것에 대해 기술하였다. 기존의 회로는 회로가 복잡하고, 신호의 출력범위가 공통모드 (VDD/2) 전압부터 제한된 크기의 출력 전압 까지만 동작하는 문제점이 있었다. 제안된 회로에서는 2개의 2x1 먹스, 1개의 차동 차이 증폭기, 1개의 고속비교기를 이용하여 간단하게 구현하였다. 특히 하나의 차동 차이 증폭기를 이용하여 입력된 신호를 접지(Ground) 레벨로 낮추는 기능과 2배 증폭 기능을 동시에 수행하게 함으로서 신호 전압 전 영역 (Vss 부터 전원 전압 VDD 까지)으로 동작하도록 설계하였다. 기존의 회로에 비해 50% 이상의 하드웨어 면적과 소모전력 감소 효과를 얻었다. 제안된 전파정류회로는 0.35 um 1-poly 2-metal 표준 CMOS 공정을 이용하여 구현하여 검증하였다. 칩 면적은 $150um{\times}450um$ 이며 전력 소모는 3.3V 전원 전압에서 840uW이다

• 대한전자공학회논문지TC
• /
• 제48권10호
• /
• pp.35-42
• /
• 2011

무선 개인영역 네트워크는 저전력소비, 저가, 소형화 등의 장점을 가지고 있어 개인의 휴대장치와 홈 네트워크, 센서 네트워크 등으로 그 응용범위가 커지고 있다. IEEE 802.15.3 표준에서는 point to point 혹은 peer to peer의 UM(Usage Model)을 기본으로 하였지만, 가정이나 회사 내에서 데이터 통신을 요구하는 장치의 수가 증가하면서 point to multipoint의 UM이 제안되었다. 본 논문에서는 point to multipoint의 UM에서 표준에서는 지원되지 않는 multicast-ACK 메시지를 사용함으로써 동일한 데이터를 다수의 디바이스로 전송하는 경우에 Multicast 전송을 하여 전송률을 향상시켰다. Multicast 전송을 하게 되면 multicast-ACK의 증가로 지연시간이 증가되는 문제가 발생하여 이를 해결하기 위하여 CTA구간에서 데이터 전송이 끝나고 채널이 남는 구간에 multicast ACK를 전송하도록 하였다. 제안한 메커니즘을 수학적 분석을 통해 성능을 표준과 비교하였다.