• 한국산학기술학회논문지
• /
• 제17권9호
• /
• pp.21-26
• /
• 2016

본 논문에서는 휴대 전자기기의 내부 전원단을 위한, CCM/DCM 기능의 이중모드 감압형 DC-DC 벅 컨버터를 제안한다. 제안하는 변환기는 1 MHz의 주파수에서 동작하며, 파워단과 제어블럭으로 이루어진다. 파워단은 Power MOS 트랜지스터, 인덕터, 커패시터, 제어 루프용 피드백 저항으로 구성된다. 제어부는 펄스폭 변조기 (PWM), 오차증폭기, 램프 파 발생기, 오실레이터 등으로 이루진다. 또한 본 논문에서 보상단의 큰 외부 커패시터는, 집적회로의 면적축소를 위하여 CMOS 회로로 구성되는 멀티플라이어 등가 커패시터로 대체하였다. 또한,. 본 논문에서, 보상단의 외부 커패시터는 집적회로의 면적을 줄이기 위하여 곱셈기 기반 CMOS 등가회로로 대체하였다. 또한 제안하는 회로는 칩을 보호하기 위하여 출력 과전압, 입력부족 차단 보호회로 및 과열 차단 보호회로를 내장하였다. 제안하는 회로는 $0.18{\mu}m$ CMOS 공정을 사용하여, 케이던스의 스펙트라 회로설계 프로그램을 이용하여 설계 및 검증을 하였다. SPICE 모의 실험 결과, 설계된 이중모드 DC-DC 벅 변환기는 94.8 %의 피크효율, 3.29 mV의 리플전압, 2.7 ~ 3.3 V의 전압 조건에서 1.8 V의 출력전압을 보였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.169-169
• /
• 2010

As display industry requires various applications for future display technology, which can guarantees high level of flexibility and transparency on display panel, oxide semiconductor materials are regarded as one of the best candidates. $InGaZnO_4$(IGZO) has gathered much attention as a post-transition metal oxide used in active layer in thin-film transistor. Due to its high mobility fabricated at low temperature fabrication process, which is proper for application to display backplanes and use in flexible and/or transparent electronics. Electrical performance of amorphous oxide semiconductors depends on the resistance of the interface between source/drain metal contact and active layer. It is also affected by sheet resistance on IGZO thin film. Controlling contact/sheet resistance has been a hot issue for improving electrical properties of AOS(Amorphous oxide semiconductor). To overcome this problem, post-annealing has been introduced. In other words, through post-annealing process, saturation mobility, on/off ratio, drain current of the device all increase. In this research, we studied on the relation between device's resistance and post-annealing temperature. So far as many post-annealing effects have been reported, this research especially analyzed the change of electrical properties by increasing post-annealing temperature. We fabricated 6 main samples. After a-IGZO deposition, Samples were post-annealed in 5 different temperatures; as-deposited, $100^{\circ}C$, $200^{\circ}C$, $300^{\circ}C$, $400^{\circ}C$ and $500^{\circ}C$. Metal deposition was done on these samples by using Mo through E-beam evaporation. For analysis, three analysis methods were used; IV-characteristics by probe station, surface roughness by AFM, metal oxidation by FE-SEM. Experimental results say that contact resistance increased because of the metal oxidation on metal contact and rough surface of a-IGZO layer. we can suggest some of the possible solutions to overcome resistance effect for the improvement of TFT electrical performances.

• 전기전자학회논문지
• /
• 제25권3호
• /
• pp.501-505
• /
• 2021

본 연구에서는 HfO₂와 Al₂O₃ 비율을 조절하여 게이트 절연막을 구성하고, 게이트 절연막에 따른 a-ITGZO 박막트랜지스터의 전기적 특성을 분석하였다. HfO₂ 게이트 절연막, HfO₂와 Al₂O₃ 비율이 2:1인 게이트 절연막, HfO₂와 Al₂O₃ 비율이 1:1인 게이트 절연막으로 구성된 a-ITGZO 박막트랜지스터의 전자이동도는 각각 32.3, 26.4, 16.8 cm²/Vs이고 SS 값은 각각 206, 160, 173 mV/dec 이며 히스테리시스 윈도우 폭은 각각 0.60, 0.12, 0.09 V 이었다. 게이트 절연막에서 Al₂O₃ 비율이 높아질수록 a-ITGZO 박막트랜지스터의 히스테리시스 윈도우 폭이 감소했는데, 이는 Al₂O₃ 비율이 높아질수록 게이트 절연막과 채널 박막 사이의 interface trap density가 감소했기 때문이다.

• 한국전자파학회논문지
• /
• 제30권4호
• /
• pp.282-285
• /
• 2019

본 연구에서는 2단계 게이트 리세스 방법을 사용하여 T-형 게이트 길이가 100 nm인 mHEMT 소자를 제작하였다. 제작한 소자는 65 mA의 드레인전류($I_{dss}$), 1090 mS/mm의 트랜스콘덕턴스($g_m$), -0.65 V의 문턱전압 ($V_{th}$) 등의 DC 특성을 보였다. 또한 차단주파수($f_T$) 190 GHz와 최대 공진주파수($f_{MAX}$) 260 GHz인 우수한 고주파 특성을 나타내었다. 제작한 mHEMT 소자는 향후에 W-대역의 MMIC 개발에 활용될 수 있을 것으로 기대된다.

• 접착 및 계면
• /
• 제22권3호
• /
• pp.91-97
• /
• 2021

본 연구는 Parylene C 유전체 표면에 유기 자기조립단분자막(self-assembled monolayer, SAM) 중간층을 도입함으로써 표면특성을 제어하고 최종적으로 유기전계효과 트랜지스터(organic field-effect transistors, OFETs)의 전기적 안정성을 향상시킨 결과를 제시하였다. 유기 중간층을 적용함으로써, Parylene C 게이트 유전체의 표면 에너지를 제어하였으며, OFET의 가장 중요한 성능변수인 전계효과 이동도(field-effect transistor, μ_FET)와 문턱 전압 (threshold voltage, V_th)의 성능향상과 구동 안정성을 증대시켰다. 단순히 Parylene C 유전체를 적용한 Bare OFET에서 μ_FET 값은 0.12 cm²V^-1s^-1가 측정되었으나, hexamethyldisilazane (HMDS)과 octadecyltrichlorosilane (ODTS)를 중간층으로 적용된 소자에서는 각각 0.32과 0.34 cm²V^-1s^-1로 μ_FET가 증가하였다. 또한 1000번의 transfer 특성의 반복측정을 통해 ODTS 처리한 OFET의 μ_FET와 V_th의 변화가 가장 작게 나타남을 확인하였다. 이 연구를 통해 유기 SAM 중간층, 특히 ODTS는 효과적으로 Parylene C 표면을 알킬 사슬로 덮어 극성도를 낮춤과 함께 전하 트래핑을 감소시켜 소자의 전기적 구동 안정성을 증가시킬 수 있음을 확인하였다.

• 한국산학기술학회논문지
• /
• 제22권3호
• /
• pp.415-421
• /
• 2021

본 연구는 절연 게이트 양극성 트랜지스터 모듈의 히트 싱크의 유로의 형상으로써 직선 유로, 한 번 꺾인 형태의 유로, 두 번 꺾인 형태의 유로를 적용하여, 유로의 형상에 따른 방열 성능을 분석하였다. 각 유로 형상에서 운전 조건에 대한 영향 또한 분석하기 위하여 냉각수의 유량과 공급 온도를 추가적으로 제어하며 분석을 진행하였다. 본 연구는 유동 해석을 통하여 이루어 졌으며, 상용 소프트웨어인 ANSYS Fluent를 사용하였다. 직선 유로보다 꺾인 형태를 갖는 유로의 방열량이 같은 운전 조건에서 최대 8.0 % 수준 개선되었으며, 개선 정도는 냉각수의 공급 온도와는 무관하였고, 냉각수의 유량이 많아질수록 개선 정도가 2.0 %에서 8.0 %까지 증가하였다. 그러나 두 번 꺾인 유로는 한 번 꺾인 유로와 비슷한 수준의 방열 성능을 보였고, 기생 손실에 영향을 주는 압력 강하량은 2.48~2.55배 수준으로 증가하는 결과를 보여, 방열 효율이 낮아지는 것을 확인 하였다. 이를 단위 압력 강하량 당 방열량으로 계산하여 비교하였으며, 직선 유로를 갖는 히트 싱크에서 그 값이 가장 높은 것을 확인하였다.

• 대한금속재료학회지
• /
• 제46권11호
• /
• pp.762-769
• /
• 2008

Hydrogenated amorphous silicon(a-Si : H) layers, 120 nm and 50 nm in thickness, were deposited on 200 $nm-SiO_2$/single-Si substrates by inductively coupled plasma chemical vapor deposition(ICP-CVD). Subsequently, 30 nm-Ni layers were deposited by E-beam evaporation. Finally, 30 nm-Ni/120 nm a-Si : H/200 $nm-SiO_2$/single-Si and 30 nm-Ni/50 nm a-Si:H/200 $nm-SiO_2$/single-Si were prepared. The prepared samples were annealed by rapid thermal annealing(RTA) from $200^{\circ}C$ to $500^{\circ}C$ in $50^{\circ}C$ increments for 30 minute. A four-point tester, high resolution X-ray diffraction(HRXRD), field emission scanning electron microscopy (FE-SEM), transmission electron microscopy (TEM), and scanning probe microscopy(SPM) were used to examine the sheet resistance, phase transformation, in-plane microstructure, cross-sectional microstructure, and surface roughness, respectively. The nickel silicide on the 120 nm a-Si:H substrate showed high sheet resistance($470{\Omega}/{\Box}$) at T(temperature) < $450^{\circ}C$ and low sheet resistance ($70{\Omega}/{\Box}$) at T > $450^{\circ}C$. The high and low resistive regions contained ${\zeta}-Ni_2Si$ and NiSi, respectively. In case of microstructure showed mixed phase of nickel silicide and a-Si:H on the residual a-Si:H layer at T < $450^{\circ}C$ but no mixed phase and a residual a-Si:H layer at T > $450^{\circ}C$. The surface roughness matched the phase transformation according to the silicidation temperature. The nickel silicide on the 50 nm a-Si:H substrate had high sheet resistance(${\sim}1k{\Omega}/{\Box}$) at T < $400^{\circ}C$ and low sheet resistance ($100{\Omega}/{\Box}$) at T > $400^{\circ}C$. This was attributed to the formation of ${\delta}-Ni_2Si$ at T > $400^{\circ}C$ regardless of the siliciation temperature. An examination of the microstructure showed a region of nickel silicide at T < $400^{\circ}C$ that consisted of a mixed phase of nickel silicide and a-Si:H without a residual a-Si:H layer. The region at T > $400^{\circ}C$ showed crystalline nickel silicide without a mixed phase. The surface roughness remained constant regardless of the silicidation temperature. Our results suggest that a 50 nm a-Si:H nickel silicide layer is advantageous of the active layer of a thin film transistor(TFT) when applying a nano-thick layer with a constant sheet resistance, surface roughness, and ${\delta}-Ni_2Si$ temperatures > $400^{\circ}C$.

• 대한금속재료학회지
• /
• 제47권5호
• /
• pp.322-329
• /
• 2009

60 nm- and 20 nm-thick hydrogenated amorphous silicon (a-Si:H) layers were deposited on 200 nm $SiO_2/Si$ substrates using ICP-CVD (inductively coupled plasma chemical vapor deposition). A 10 nm-Ni layer was then deposited by e-beam evaporation. Finally, 10 nm-Ni/60 nm a-Si:H/200 nm-$SiO_2/Si$ and 10 nm-Ni/20 nm a-Si:H/200 nm-$SiO_2/Si$ structures were prepared. The samples were annealed by rapid thermal annealing for 40 seconds at $200{\sim}500^{\circ}C$ to produce $NiSi_x$. The resulting changes in sheet resistance, microstructure, phase, chemical composition and surface roughness were examined. The nickel silicide on a 60 nm a-Si:H substrate showed a low sheet resistance at T (temperatures) >$450^{\circ}C$. The nickel silicide on the 20 nm a-Si:H substrate showed a low sheet resistance at T > $300^{\circ}C$. HRXRD analysis revealed a phase transformation of the nickel silicide on a 60 nm a-Si:H substrate (${\delta}-Ni_2Si{\rightarrow}{\zeta}-Ni_2Si{\rightarrow}(NiSi+{\zeta}-Ni_2Si)$) at annealing temperatures of $300^{\circ}C{\rightarrow}400^{\circ}C{\rightarrow}500^{\circ}C$. The nickel silicide on the 20 nm a-Si:H substrate had a composition of ${\delta}-Ni_2Si$ with no secondary phases. Through FE-SEM and TEM analysis, the nickel silicide layer on the 60 nm a-Si:H substrate showed a 60 nm-thick silicide layer with a columnar shape, which contained both residual a-Si:H and $Ni_2Si$ layers, regardless of annealing temperatures. The nickel silicide on the 20 nm a-Si:H substrate had a uniform thickness of 40 nm with a columnar shape and no residual silicon. SPM analysis shows that the surface roughness was < 1.8 nm regardless of the a-Si:H-thickness. It was confirmed that the low temperature silicide process using a 20 nm a-Si:H substrate is more suitable for thin film transistor (TFT) active layer applications.

• 지능정보연구
• /
• 제28권4호
• /
• pp.135-155
• /
• 2022

본 연구는 Organic Light-Emitting Diodes(OLEDs) 산업의 하위기술 분야를 도출하여 특허 동향을 분석하고 각 하위기술 분야별 기술 가치, 독창성, 다양성을 분석한다. 특허 자료 수집을 위해 OLED 기술과 관련된 국제 특허 분류(International Patent Classification) 집합을 정의하고, 이를 활용해 2005년부터 2017년까지 출원된 OLED 연관 특허를 수집하였다. 이어서 토픽모델을 이용하여 대량의 특허 문서를 12가지 주요 기술로 구분하고 각 기술에 대한 동향을 조사하였다. 그중 터치 센서, 모듈, 이미지 처리, 회로 구동 관련 특허는 증가 추세를 보였으나 가상 현실, 사용자 인터페이스 관련 특허는 최근 감소하였고, 박막 트랜지스터, 지문 인식, 광학필름 관련 특허는 지속적인 추세를 보였다. 이후 각 기술 그룹에 포함된 특허의 전방 인용 수, 독창성, 다양성을 조사하여 기술적 가치를 비교하였다. 결과로부터 전방 인용 수, 독창성, 다양성이 높은 이미지 처리기술, UI/UX, 모듈 기술, 점착 기술 분야가 상대적으로 높은 기술적 가치를 보여주었다. 본 연구를 통해 기업의 기술 전략 수립과정에서 활용 가치가 높은 정보를 제공한다.

• 마이크로전자및패키징학회지
• /
• 제30권3호
• /
• pp.56-63
• /
• 2023

본 연구에서는 졸-겔 IGZO(Indium-Gallium-Zinc Oxide) 박막을 만들고 이에 전자빔을 조사 한 후 박막 트랜지스터로 제작하여 전자빔 조사가 박막 트랜지스터의 전기적 특성에 미치는 영향을 비교 분석하였다. 특히 전자빔이 조사되는 환경을 대기 중과 질소 분위기(<200 ppm O₂)로 두고 전자빔 조사 선량 세기를 100kGy와 200kGy로 각각 조사한 후 350℃ 온도에서의 열처리만 진행한 비교군과 비교 분석을 진행하였다. 전자빔 조사에 따른 졸-겔 IGZO 박막의 물성 변화를 분석하기 위해 UV-Visible spectroscopy, X-ray diffraction(XRD)와 X-ray photoelectron spectroscopy(XPS)를 분석 결과, 전자빔 조사 전·후의 모든 조건 하에서 가시광 영역에서의 80% 이상의 높은 투과도를 보여줌을 확인할 수 있었고, XRD 분석 결과를 통해 전자빔 조사와 관계없이 비정질 특성을 유지함을 확인하였다. 특히 전자빔 조사에 따라 졸-겔 IGZO 박막에 화학적 조성 변화가 있음을 확인하였는데, 질소 분위기에서 전자빔을 조사하게 되면 M-O결합과 관련된 peak이 차지하는 비율이 높아짐을 확인할 수 있었다. 질소 분위기에서 전자빔이 조사된 TFT들은 on/off 비율, 전자 이동도에서 향상된 특성을 보여주었으며, 시간에 따라 트랜지스터의 특성들(on/off 비율, 문턱전압, 전자이동도, 하위임계값 스윙)의 수치 또한 큰 변화 없이 유지됨이 확인되어, 졸-겔 공정 TFT 제작에 있어서 질소 분위기에서의 전자빔 조사공정이 IGZO기반 박막 트랜지스터의 전기적특성의 개선에 기여할 수 있을 것으로 기대된다.