• 정보처리학회논문지D
• /
• 제17D권4호
• /
• pp.283-296
• /
• 2010

Timing diagram은 시스템의 사양을 작성하는 도구로 많이 사용되고 있으나, Timing diagram을 이용하여 테스트 케이스를 생성하는 연구는 존재하지 않는다. 이와 같은 문제를 해결하기 위해 본 연구에서는 Timing diagram 으로부터 테스트 케이스를 생성하기 위해 다음과 같은 과정을 거쳤다. 1) Timing diagram을 형식적으로 기술하였다. 2) 정의된 Timing diagram의 의미로부터 이와 동치 관계에 있는 Stateflow 모델로 변환하는 방법을 기술하였다. 3) 변환된 Stateflow 모델에 대해 Simulink의 플러그 인 되어 있는 도구인 SDV를 사용하여 테스트 케이스를 생성했다. 이 접근 방법이 유용함을 보이기 위해서 도난 경보 모델과 임의의 Timing diagram모델들을 대상으로 실험을 수행하였다. 실험에서 Timing diagram 모델들로부터 Stateflow모델들로 변환하고 이를 SDV를 사용하여 테스트 케이스를 생성하였으며 그 결과에 대해 분석하였다. 이 연구를 통해 얻을 수 있는 결론은 Timing diagram이 더 이상 사양서를 작성하는 도구로만 사용되는 것이 아니라 모델 기반의 테스트 케이스를 생성하고자 하는 경우에도 유용한 도구가 된다는 점이다.

• 정보처리학회논문지D
• /
• 제17D권5호
• /
• pp.337-346
• /
• 2010

Timing diagram은 시간에 따른 시스템의 행동을 표현하기 용이하고 표현된 행동을 쉽게 인식할 수 있는다는 장점 때문에 널리 사용되고 있다. Timing diagram으로 기술된 시스템을 테스트 하기 위해서는 여러 기술이 필요하다. 그 중의 하나는 테스트 케이스 목표들이 존재할 때, 시스템 모델이 원하는 상태에 도달하도록 하기 위해 입력 값들의 시퀀스를 생성하는 기술이다. 본 논문은 Timing diagram모델에 대한 테스트 케이스 목표로부터 테스트 입력 시퀀스를 자동으로 생성하는 방법을 제안한다. Timing diagram에서 테스트 입력 시퀀스를 자동으로 생성하기 위해서는 입력 waveform과 시간 제약으로 이루어진 시점의 전이 조건을 만족시키는 적절한 입력 집합을 필요로 한다. 이와 같은 문제를 해결하기 위해, 본 논문에서는 선형 계획법을 이용한 접근 방식을 택하였는데, 해결과정은 다음과 같다. 1) Timing diagram 모델을 입력으로 받아 이를 선형 계획 문제로 변형한다. 2)변형된 선형 계획 문제를 선형 문제 해결 도구를 사용하여 해결한다. 3) 선형 계획 문제의 해답으로부터 Timing diagram모델의 테스트 입력 시퀀스를 생성한다. 본 논문에서는 임의의 Timing diagram 모델에 대해 이를 선형 계획법으로 모델링 하는 방법을 형식적으로 기술하였고, 증명을 통해 본 논문의 접근 방법의 타당성을 보였으며, 또한 도구를 구현하여 Timing diagram 예제 모델로부터 테스트 입력 시퀀스를 생성함으로써 본 논문의 유용성을 입증하였다.

• 한국통신학회논문지
• /
• 제35권12B호
• /
• pp.1227-1235
• /
• 2010

Stateflow는 임베디드 시스템을 모델링 하는 유용한 도구로 산업 현장에서 많이 사용되고 있다. 하지만 Stateflow는 연속적인 동작이나 시간에 따른 시스템의 행동을 표현하기에 불편한 점이 있다. 한편 Timing diagram은 전자공학의 하드웨어 분야에서 시스템의 동작을 표현하기 위한 도구로 널리 사용되고 있는 도구이다. 이 도구는 연속적인 동작이나 시간에 따른 시스템의 행동을 표현하기에 편리한 장점이 있다. 그러므로 본 논문에서는 시스템의 행동을 Stateflow로 모델링 할 때 기존의 불편했던 점들을 개선하기 위해서 Stateflow 도메인에서 Stateflow 표현방식과 Timing diagram 표현방식을 통합하여 모델링 하는 방법론인 $Stateflow_{TD}$를 제안하고자 한다. 본 논문은 Stateflow 모델과 Timing diagram 모델들을 통합하는 방법과 $Stateflow_{TD}$이 가지는 장점에 대해서 설명하였을 뿐만 아니라, 두 가지 예제 시스템을 사용하여 $Stateflow_{TD}$이 유용함을 보였다.

• 한국운동역학회지
• /
• 제14권3호
• /
• pp.17-35
• /
• 2004

The purpose of this study is to explain developmental process of gait via angle-angle diagram to understand how coordinated relationships and control change with age. Twenty four female children, from one to five years of age were the test subjects for this study, and their results were compared to a control group consisting of twenty one adult females. The Vicon 370 CCD camera, VCR, video timer, monitor, and audio visual mixer was utilized to graph the gait cycle for all test subjects. Both coordinated Intra-limb relationships, and range of motion and timing according to quadrant were explained through the angle angle diagram. Movement in the sagittal plane showed both coordinated relationships and control earlier than movement in the coronal or transverse plane. In the sagittal plane, hip and Knee coordinated relationships developed first (from one year of age.) Coordinated relationships in the Knee and ankle and hip and ankle developed next, respectively. Both hip and ankle and knee and ankle development were inhibited by the inability of children to completely perform plantar flexion during the swing and initial double limb support phases. Children appeared to compensate for this by extending at their hip joint more than adults during the third phase, final double limb support. In many cases the angle angle diagram for children had a similar shape as adult's angle angle diagram. This shows that children can coordinate their movements at an early age. However, the magnitudes and timing of children's angle angle diagrams still varied greatly from adults, even at five years of age. This indicates that even at this age, children still do not possess full control of their movements.

• 정보처리학회논문지D
• /
• 제13D권7호
• /
• pp.923-930
• /
• 2006

본 논문에서는 무기체계 임베디드 소프트웨어의 시간 요소를 고려한 TFM(Time Factor Method) 기반의 시스템 테스트 모델을 설계하고, 적용사례를 통하여 결과를 제시한다. 이를 위해 무기체계 임베디드 소프트웨어의 특징과 시스템 테스트 그리고 객체지향 모델의 표현방법인 UML 표기법에 대하여 알아보고, 시스템 테스트 모델 설계를 위한 TFM 접근 방법으로 시간 요소를 고려한 테스트 방법과 시간 요소 측정 방법 그리고 테스트 케이스 선정 알고리즘을 제시한다. 무기체계 임베디드 소프트웨어의 TFM 기반 시스템 테스트 모델은 세 가지 요소 (X,Y,Z) 로 구성되며, 'X' 에서는 최대시간경로를 선정하는 알고리즘을 통해 테스트 케이스가 도출되고, 'Y' 에서는 Sequence Diagram과 관련된 객체를 식별하고, 'Z'에서는 Timing Diagram을 통하여 식별된 각 객체들의 실행시간을 측정한다. 또한 제안한 W:M 기반 시스템 테스트 모델을 '다기능 미사일 방어시스템'에 적용하여 테스트 케이스를 추출하는 방법을 제시한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(1)
• /
• pp.121-124
• /
• 2002

The IEEE 802.lla PLCP H/W for Processing efficiently control message between MAC and PHY is designed. Slate machine and clock control according to rate is designed and timing diagram is verified on the FPGA simulation environment.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.386-389
• /
• 2013

본 논문에서는 Processor와 DDR2 사이에 인터페이스되는 고속신호의 Signal Integrity 해석을 위해 IC Chip의 IBIS Model과 Transmission Line의 S-Parameter를 이용하여 고속신호의 Transient 해석을 수행하고 Eye Diagram을 생성하였다. 고속으로 동작하는 DQ, DQS/DQSb 신호 및 Clock, Address, Control 신호의 Eye Diagram에서 Setup/Hold 구간동안 Timing Margin과 Voltage Margin을 측정하였으며 Over-/Under-shoot 및 Differential 신호의 Cross Point가 Spec에 만족하는지 확인하여 신호의 품질을 확보하였다.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 2001년도 춘계 학술대회 논문집
• /
• pp.82-87
• /
• 2001

본 논문에서는 IP(Intellectual Property)와 IP 간의 핸드쉐이킹 신호를 비동기 논리회로로 대체 하도록 할 수 있는 인터페이스 논리의 생성 방법에 대하여 기술한다. 특히 핸드쉐이킹 을 위하여 레벨형 입력과 펄스형 입력이 혼합된 비동기 타이밍 파형만 제시되었을 경우 이 파형을 흐름도로 변환시키고 변환된 흐름도에 의하여 VHDL 코드로 대체하는 새로운 \"파형 변환 알고리즘:Wave2VHDL\"을 제안한다. 또한 제안된 알고리즘으로부터 추출한 VHDL 원시 코드를 기존의 국내외 CAD 툴(Tool)에 적용함으로서 IP 인터페이스를 위한 비동기식 전자회로가 생성됨을 확인하고 시뮬레이션 결과와 제시된 타이밍도가 일치함을 증명한다.일치함을 증명한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2006년도 한국컴퓨터종합학술대회 논문집 Vol.33 No.1 (C)
• /
• pp.172-174
• /
• 2006

본 연구에서는 시간 요소를 고려한 무기체계 소프트웨어의 시스템 테스트 모델을 제시한다. 이를 위해 컴포넌트 기반의 UML 표기법과 무기체계의 시간 제약 특징을 고려한 무기체계 소프트웨어의 시스템 테스트 모델인 TFM(Time Factor Method) 모델을 제안한다. TFM 모델은 세 가지 요소인 (X.Y,Z)으로 구성되어 있는데. "X" 에서는 최대시간경로를 선정하는 알고리즘을 통해 테스트 케이스가 도출되고, "Y" 에서는 Sequence Diagram과 관련된 컴포넌트(오브젝트)를 식별하고, "Z"에서는 Timing Diagram을 통하여 식별된 각각의 컴포넌트의 실행시간을 측정한다. 또한 제안된 TFM 모델의 적용사례를 들어 테스트 케이스를 도출한다.

• 한국시뮬레이션학회논문지
• /
• 제10권1호
• /
• pp.25-34
• /
• 2001

In this paper, we describe the generation method of interface logic which replace between IP & IP handshaking signal with asynchronous logic circuit. Especially, we suggest the new asynchronous sequential "Waveform to VHDL" code creation algorithm by flow chart conversion : Wave2VHDL - if only mixed asynchronous timing waveform is presented the level type input and pulse type input for handshaking, we convert waveform to flowchart and then replace with VHDL code according to converted flowchart. Also, we confirmed that asynchronous electronic circuits are created by applying extracted VHDL source code from suggest algorithm to conventional domestic/abroad CAD Tool, Finally, we assured the simulation result and the suggest timing diagram are identical.