• 제목/요약/키워드: Three dimensional packaging

검색결과 51건 처리시간 0.024초

3-D Hetero-Integration Technologies for Multifunctional Convergence Systems

  • 이강욱
    • 마이크로전자및패키징학회지
    • /
    • 제22권2호
    • /
    • pp.11-19
    • /
    • 2015
  • Since CMOS device scaling has stalled, three-dimensional (3-D) integration allows extending Moore's law to ever high density, higher functionality, higher performance, and more diversed materials and devices to be integrated with lower cost. 3-D integration has many benefits such as increased multi-functionality, increased performance, increased data bandwidth, reduced power, small form factor, reduced packaging volume, because it vertically stacks multiple materials, technologies, and functional components such as processor, memory, sensors, logic, analog, and power ICs into one stacked chip. Anticipated applications start with memory, handheld devices, and high-performance computers and especially extend to multifunctional convengence systems such as cloud networking for internet of things, exascale computing for big data server, electrical vehicle system for future automotive, radioactivity safety system, energy harvesting system and, wireless implantable medical system by flexible heterogeneous integrations involving CMOS, MEMS, sensors and photonic circuits. However, heterogeneous integration of different functional devices has many technical challenges owing to various types of size, thickness, and substrate of different functional devices, because they were fabricated by different technologies. This paper describes new 3-D heterogeneous integration technologies of chip self-assembling stacking and 3-D heterogeneous opto-electronics integration, backside TSV fabrication developed by Tohoku University for multifunctional convergence systems. The paper introduce a high speed sensing, highly parallel processing image sensor system comprising a 3-D stacked image sensor with extremely fast signal sensing and processing speed and a 3-D stacked microprocessor with a self-test and self-repair function for autonomous driving assist fabricated by 3-D heterogeneous integration technologies.

굽힘응력을 받는 유연전자소자에서 중립축 위치의 제어 (Control of Position of Neutral Line in Flexible Microelectronic System Under Bending Stress)

  • 서승호;이재학;송준엽;이원준
    • 마이크로전자및패키징학회지
    • /
    • 제23권2호
    • /
    • pp.79-84
    • /
    • 2016
  • 유연전자소자가 외부힘에 의해 변형될 경우 반도체 다이가 기계적 응력 때문에 변형되거나 파괴되고 이러한 변형이나 파괴는 channel의 전자이동도를 변화시키거나 배선의 저항을 증가시켜 집적회로의 동작 오류를 발생시킨다. 따라서 반도체 집적회로는 굽힘 변형이 발생해도 기계적 응력이 발생하지 않는 중립축에 위치하는 것이 바람직하다. 본 연구에서는 굽힘변형을 하는 flip-chip 접합공정이 적용된 face-down flexible packaging system에서 중립축의 위치와 파괴 모드를 조사하였고 반도체 집적회로와 집중응력이 발생한 곳의 응력을 감소시킬 수 있는 방법을 제시하였다. 이를 위해, 설계인자로 유연기판의 두께 및 소재, 반도체 다이의 두께를 고려하였고 설계인자가 중립축의 위치에 미치는 영향을 조사한 결과 유연기판의 두께가 중립축의 위치를 조절하는데 유용한 설계인자임을 알 수 있었다. 3차원 모델을 이용한 유한요소해석 결과 반도체 다이와 유연기판 사이의 Cu bump 접합부에서 항복응력보다 높은 응력이 인가될 수 있음을 확인하였다. 마지막으로 flexible face-down packaging system에서 반도체 다이와 Cu bump 의 응력을 감소시킬 수 있는 설계 방법을 제안하였다.

Carbon Dioxide Sensor Substrate for Surface-mounted Packaging

  • Han, Hyeuk-Jin;Kim, Tae Wan;Park, Kwang-Min;Park, Chong-Ook
    • 센서학회지
    • /
    • 제24권3호
    • /
    • pp.159-164
    • /
    • 2015
  • Solid state electrochemical and chemo-resistive gas sensors have been used widely but can operate only under high temperature. For reducing the power consumption and optimizing the structure of the substrate of these sensors, we conducted device and circuit simulations using the COMSOL Multiphysics simulator. For assessing the effective types of substrate and heat isolation, we conducted three-dimensional thermal simulations in two separate parts; (a) by changing the shape of the contacting holes and (b) punching additional holes on the substrate. Thus, it was possible to achieve high temperature in the sensor end of the substrate while maintaining low power consumption, and temperature in the circuit.

Femtosecond Laser Application to PLC Optical Devices and Packaging

  • Sohn, Ik-Bu;Lee, Man-Seop;Lee, Sang-Man
    • ETRI Journal
    • /
    • 제27권4호
    • /
    • pp.446-448
    • /
    • 2005
  • Using tightly focused femtosecond laser pulses, we produce an optical waveguide and devices in transparent materials. This technique has the potential to generate not only channel waveguides, but also three-dimensional optical devices. In this paper, an optical splitter and U-grooves, which are used for fiber alignment, are simultaneously fabricated in a fused silica glass using near-IR femtosecond laser pulses. The fiber- aligned optical splitter has a low insertion loss, less than 4 dB, including an intrinsic splitting loss of 3 dB and excess loss due to the passive alignment of a single-mode fiber. Finally, we present an output field pattern, demonstrating that the splitting ratio of the optical splitter becomes approximately 1:1.

  • PDF

칩 스택 패키지용 Sn 관통-실리콘-비아 형성공정 및 접속공정 (Formation of Sn Through-Silicon-Via and Its Interconnection Process for Chip Stack Packages)

  • 김민영;오택수;오태성
    • 대한금속재료학회지
    • /
    • 제48권6호
    • /
    • pp.557-564
    • /
    • 2010
  • Formation of Sn through-silicon-via (TSV) and its interconnection processes were studied in order to form a three-dimensional interconnection structure of chip-stack packages. Different from the conventional formation of Cu TSVs, which require a complicated Cu electroplating process, Sn TSVs can be formed easily by Sn electroplating and reflow. Sn via-filling behavior did not depend on the shape of the Sn electroplated layer, allowing a much wider process window for the formation of Sn TSVs compared to the conventional Cu TSV process. Interlocking joints were processed by intercalation of Cu bumps into Sn vias to form interconnections between chips with Sn TSVs, and the mechanical integrity of the interlocking joints was evaluated with a die shear test.

수치해석에 의한 TSV 구조의 열응력 및 구리 Protrusion 연구 (Numerical Analysis of Thermo-mechanical Stress and Cu Protrusion of Through-Silicon Via Structure)

  • 정훈선;이미경;좌성훈
    • 마이크로전자및패키징학회지
    • /
    • 제20권2호
    • /
    • pp.65-74
    • /
    • 2013
  • Through-Silicon Via (TSV) 기술은 3차원 적층 패키징를 위한 핵심 기술로서 큰 관심을 받고 있다. 그러나 TSV 기술은 아직 다양한 공정상의 문제와 신뢰성 문제를 해결해야 하는 난제가 남아 있다. 특히 구리 비아(via)와 실리콘 기판의 큰 열팽창계수의 차이로 인한 열응력은 계면 박리, 크랙 발생, 구리 protrusion 등 다양한 신뢰성 문제를 발생시킨다. 본 연구에서는 구리 TSV 구조의 열응력을 수치해석을 이용하여 분석하였으며, 3차원 TSV 비아와 실리콘 기판의 응력 및 변형을 해석하였다. 비아의 크기, 비아와 비아 사이의 간격 및 비아의 밀도가 TSV 구조의 응력에 미치는 영향을 분석하였으며, 또한 어닐링(annealing) 온도 및 비아의 크기가 구리 protrusion에 미치는 영향을 관찰하였다. 구리 TSV 구조의 신뢰성을 향상시키기 위해서는 적절한 비아와 비아 사이의 간격을 유지한 상태에서, 비아의 크기 및 비아의 밀도는 작아야 한다. 또한 구리 protrusion을 감소시키기 위해서는 비아의 크기 및 어닐링 공정과 같은 공정의 온도를 낮추어야 한다. 본 연구의 결과는 TSV 구조의 열응력과 관련된 신뢰성 이슈를 이해하고, TSV 구조의 설계 가이드라인을 제공하는데 도움을 줄 수 있을 것으로 판단된다.

마이크로 BGA 패키지의 볼 형상 시각검사를 위한 모아레 간섭계 기반 3차원 머신 비젼 시스템 (Three-dimensional Machine Vision System based on moire Interferometry for the Ball Shape Inspection of Micro BGA Packages)

  • 김민영
    • 마이크로전자및패키징학회지
    • /
    • 제19권1호
    • /
    • pp.81-87
    • /
    • 2012
  • 본 논문에서는 마이크로 BGA 패키지 내외부의 마이크로 볼의 3차원 형상을 측정하는 광학 측정 시스템을 제안하고 이를 구현한다. 대부분의 시각 검사 시스템은 마이크로 볼의 복잡한 반사 특성 때문에 검사에 어려움을 겪고 있다. 정확한 형상의 측정을 위해서, 특별히 설계된 시각 센서 시스템을 제안하고, 위상이송 모아레 간섭계의 측정원리에 기반한 형상측정 알고리즘을 제안한다. 센서 시스템은 4개의 서브시스템을 보유한 패턴 투사 시스템과 영상획득 시스템으로 구성된다. 패턴 투사용 서브시스템은 공간상으로 서로 상이한 투사 방향을 가지며, 이는 측정 물체에 각기 다른 입사 방향을 가지는 패턴 조명이 투사될 수 있도록 하는 것을 목적으로 한다. 위상이송 모아레 간섭계의 구현을 위한 정밀 위상이송을 위해서, 각 서브시스템의 패턴 격자는 PZT 구동기를 이용하여 일정 간격으로 이송한다. 최종적으로 측정되는 마이크로 볼의 경면반사와 그림자 영역을 효과적으로 제거하기 위해서, 다중 패턴 투사 시스템과 영상획득 시스템을 구현하고, 이를 테스트한다. 특히, 다중 프로젝션을 이용하여 획득되는 다중 높이 정보를 효과적으로 융합하기 위하여, 베이지안 센서 융합 이론을 기반으로한 센서 융합 알고리즘이 제안된다. 제안되는 시스템의 원리검증과 성능확인을 위해, 마이크로 BGA볼과 기판 범프의 측정대상물에 대해서, 측정 반복성을 중심으로 실험이 수행되었으며, 획득된 실험 결과를 분석하고 논의한다.

펨토초 레이저 어블레이션을 이용한 Si 웨이퍼의 미세 관통 홀 가공 (Femto-second Laser Ablation Process for Si Wafer Through-hole)

  • 김주석;심형섭;이성혁;신영의
    • 마이크로전자및패키징학회지
    • /
    • 제14권3호
    • /
    • pp.29-36
    • /
    • 2007
  • 본 논문에서는 펨토초 레이저를 사용하여 정밀하고 효과적인 레이저 어블레이션 작업이 가능한지를 확인하기위한 수치 해석 및 가공 작업을 수행하였다. 이를 위하여 Si 재료 내부의 에너지 전달 메커니즘에 대한 수치해석을 실시하였으며, Si 웨이퍼에 각각 다른 조건으로 적용된 레이저 플루언스 값으로 $100\;{\mu}m$ 직경의 미세 관통 홀을 형성한 후, 광학현미경과 3차원 표면 형상 측정 장비를 사용하여 형성된 미세 관통 홀의 가공성과 열영향부의 발생 정도를 관찰하고 분석하였다. 실험 결과를 통해 레이저 플루언스 조건에 따른 열영향부의 발생 정도를 분석하였으며, 또한 최소한의 열영향부를 가지며 우수한 홀 가공성을 보이는 최적의 미세 관통 홀 가공 조건을 도출하였다.

  • PDF

엠보싱 공법에 의한 카메라 모듈용 광학렌즈 성형기법에 대한 연구 (Fabrication of the Imaging Lens for Mobile Camera using Embossing Method)

  • 이청희;진영수;노정은;김성화;장인철
    • 한국소성가공학회:학술대회논문집
    • /
    • 한국소성가공학회 2007년도 춘계학술대회 논문집
    • /
    • pp.79-83
    • /
    • 2007
  • We have developed a compact and cost-effective camera module on the basis of wafer-scale replication technology. A multiple-layered structure of several aspheric lenses in a mobile camera module is first assembled by bonding multiple glass-wafers on which 2-dimensional replica arrays of identical aspheric lenses are UV-embossed, followed by dicing the stacked wafers and packaging them with image sensor chips. We have demonstrated a VGA camera module fabricated by the wafer-scale replication processing with various UV-curable polymers having refractive indices between 1.4 and 1.6, and with three different glass-wafers of which both surfaces are embossed as aspheric lenses having 200 um sag-height and aspheric-coefficients of lens polynomials up to tenth-order. We have found that precise compensation in material shrinkage of the polymer materials is one of the most technical challenges, in order to achieve a higher resolution in wafer-scaled lenses for mobile camera modules.

  • PDF

공정시간 및 온도에 따른 웨이퍼레벨 패키지 접합 최적설계에 관한 연구 (Wafer Level Package Design Optimization Using FEM)

  • 고현준;임승용;김희태;김종형;김옥래
    • 한국생산제조학회지
    • /
    • 제23권3호
    • /
    • pp.230-236
    • /
    • 2014
  • Wafer level package technology is added to the surface of wafer circuit packages to create a semiconductor technology that can minimize the size of the package. However, in conventional packaging, warpage and fracture are major concerns for semiconductor manufacturing. We optimized the wafer dam design using a finite element method according to the dam height and heat distribution thermal properties. The dam design influences the uniform deposition of the image sensor and prevents the filling material from overflowing. In this study, finite element analysis was employed to determine the key factors that may affect the reliability performance of the dam package. Three-dimensional finite element models were constructed using the simulation software ANSYS to perform the dam thermo-mechanical simulation and analysis.