• Journal of information and communication convergence engineering
• /
• 제11권2호
• /
• pp.112-117
• /
• 2013

In order to reuse a register transfer level (RTL)-based IP block, it takes another architectural exploration in which the RTL will be put, and it also takes virtual platforms to develop the driver and applications software. Due to the increasing demands of new technology, the hardware and software complexity of organizing embedded systems is growing rapidly. Accordingly, the traditional design methodology cannot stand up forever to designing complex devices. In this paper, I introduce an electronic system level (ESL)-based approach to designing complex hardware with a derivative of SystemVerilog. I adopted the concept of reuse with higher levels of abstraction of the ESL language than traditional HDLs to design multiplication server farms. Using the concept of ESL, I successfully implemented server farms as well as a test bench in one simulation environment. It would have cost a number of Verilog/C simulations if I had followed the traditional way, which would have required much more time and effort.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제10권1호
• /
• pp.55-60
• /
• 2010

For battery-powered device applications, which grow rapidly in the electronic market today, low-power becomes one of the most important design issues of CMOS VLSI circuits. A multi-VDD system, which uses more than one power-supply voltage in the same system, is an effective way to reduce the power consumption without degrading operating speed. However, in the multi-VDD system, level converters should be inserted to prevent a large static current flow for the low-to-high conversion. The insertion of the level converters induces the overheads of power consumption, delay, and area. In this paper, we propose a new level converter which can provide the level up/down conversions for the various input and output voltages. Since the proposed level converter uses only one power-supply voltage, it has an advantage of reducing the complexity in physical design. In addition, the proposed level converter provides lower power and higher speed, compared to existing level converters.

• 한국철도학회논문집
• /
• 제17권5호
• /
• pp.349-354
• /
• 2014

신호시스템은 외국의 경우에는 이미 ETCS LEVEL 2 시스템이 적용되었는데 이는 ETCS LEVEL 1에서 무선 통신을 이용하여 열차를 연속 제어 하는 기능이 추가된 것이다. 더욱이 ETCS LEVEL 2 시스템을 적용한 영업 노선은 점점 확산되고 있는 추세이다. 이에 따라, 국내에서도 향후 LEVEL 2 적용을 위해 관련 핵심기술 개발을 진행하고 있다. ETCS LEVEL 2 시스템의 핵심기술은 열차 방호를 위한 ATP 기능을 열차 운행 중 LEVEL 1 과 같은 비연속적 제어에서 발전하여 연속적으로 실행함으로써 승객의 안전성을 높인 상향 시스템 모델이다. 본 논문에서는 ETCS LEVEL 2 시스템을 위한 차상 속도 프로파일 설계 방안에 대한 연구를 기술하고 ETCS 적용을 위한 예상 결과를 고찰해본다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 춘계학술대회
• /
• pp.757-759
• /
• 2013

수 년 전까지만 해도 Verilog나 VHDL과 같은 하드웨어 기술언어 (HDL)를 사용한 레지스터 전송수준의 설계 기법은 기존의 회로도에 의존했던 방법에 비해 최첨단의 기술로 인식되었고 현재까지도 디지털 회로를 설계하는 방법으로 가장 널리 사용되고 있다. 하지만 공정 기술의 발전으로 반도체 칩의 트랜지스터 집적도가 십억 개 단위를 훌쩍 넘어서는 시대가 열림에 따라, 레지스터 전송 수준에서 회로를 설계하는 것은 너무도 복잡한 일이 되어버려, 더 이상 시대의 요구에 부응하지 못하여 설계 패러다임이 상위수준에서 설계와 합성이 이루어지는 쪽으로 변화하여야 한다. 블루스펙 HDL은 현재까지 개발된 HDL 중 유일하게 시스템 레벨에서 회로를 설계하는 것을 가능하게 함과 동시에 합성이 가능한 코드를 생성해주는 언어이다. 본 고에서는, 아직 많이 알려지지는 않았지만, 진화한 설계 패러다임을 지향하는 블루스펙 HDL에 대해 소개하고 분석하도록 한다.

• 한국시뮬레이션학회논문지
• /
• 제26권2호
• /
• pp.41-49
• /
• 2017

무기체계 획득 프로그램에서 개념설계는 개발대상체계의 군사적 활용목적을 구체화하고, 이를 구현하기 위한 요구사항 수립 및 향후 개발방향을 결정하는 가장 중요한 단계이다. 하지만 미래 지상전투차량 또는 로봇의 개념설계 시 개발 경험 또는 문헌사례 부족, 등을 이유로 초기단계에서 요구사항과 개발방향을 잘못 수립할 경우 이는 향후단계에서 설계오류로 작용될 수 있다. 이는 획득 프로그램에서 위험으로 작용될 수 있으며, 이를 바로잡기 위해서는 비용, 노력, 기간이 요구된다. 미래지상전투차량을 효과적으로 획득하기 위해서는 초기 개발단계에서부터 발생하는 오류를 줄일 수 있는 방안이 필요하다. 본 논문은 이 오류를 줄이기 위해서 개념설계과정에서 수립된 요구사항과 설계방향의 물리적 실현 가능성을 체계 수준의 모델링과 시뮬레이션을 통해 검증하고, 이 시뮬레이션 결과를 활용해 가상의 체계성능을 도출하는 방안에 대해 기술한다. 체계 수준의 모델링 및 시뮬레이션은 최신 설계 기법인 모델기반설계와 형상기반설계 도구를 활용하며, 체계성능은 체계 수준 물리적 모델링 및 시뮬레이션 결과와 기존의 체계 성능분석 전문소프트웨어 연계를 통해 도출된다.

• Nuclear Engineering and Technology
• /
• 제32권2호
• /
• pp.157-168
• /
• 2000

The nuclear steam generator level control system is designed by robust control methods. The feedwater controller is designed by three methods of the H$\infty$, the mixed weight sensitivity and the structured singular value. Then the controller located on the feedback loop of the level control system is designed. For the system performance, the controller of simple PID whose coefficients vary with the power is selected. The simulations show that the system has a good performance with proper stability margins.

• 한국정보과학회논문지:시스템및이론
• /
• 제35권9_10호
• /
• pp.485-496
• /
• 2008

SoC(System-on-Chip)를 설계함에 있어서 칩의 복잡도 증가로 인하여, RTL(Register Transfer Level)에 기반한 기존의 시스템 성능 분석 및 검증 기법만으로는 점차 짧아지는 '시장 적기 출하(time-to-market)' 요구에 효율적으로 대응할 수 없게 되었다. 이를 극복하기 위하여 설계 포기 단계부터 지속적으로 시스템을 검증하기 위한 새로운 설계 방법이 요구되었으며, TLM(Transaction Level Modeling) 추상화 수준을 가진 하드웨어-소프트웨어(HW-SW) 통합 시뮬레이션이 이러한 문제를 해결하기 위한 방법으로 널리 연구되고 있다. 그러나 대부분의 HW-SW 통합 시뮬레이터들은 다양한 추상화 수준 중 일부만을 지원하고 있으며, 서로 다른 추상화 수준을 지원하는 툴들 간의 연계도 쉽지 않다. 이를 극복하기 위하여 본 논문에서는 HW-SW 통합 시뮬레이션을 위한 다목적 선계 프레임워크를 제안한다. 제안하는 프레임워크는 소프트웨어 응용의 설계를 포함하는 체계적인 SoC 설계 플로우를 제공하며, 각 설계 단계에서 다양한 기법들을 유연하게 적용할 수 있는 동시에, 다양한 HW-SW 통합 시뮬레이터들을 지원한다. 또한 플랫폼을 추상화 수준과 모델링 언어에 독립적으로 설계할 수 있어, 다양한 수준의 시뮬레이션 모델 생성이 가능하다. 본 논문에서는 실험을 통하여, 제안하는 프레임워크가 ARM9 기반의 강용 SoC 플랫폼을 정확하게 모델링 할 수 있는 동시에, MJPEG 예제의 성능을 44%까지 향상시키는 성능 최적화를 수행할 수 있음을 검증하였다.

• 한국지진공학회논문집
• /
• 제18권3호
• /
• pp.141-150
• /
• 2014

A methodology to evaluate the seismic performance of interface piping systems that cross the isolation interface in the seismically isolated nuclear power plant (NPP) was developed. The developed methodology was applied to the safety-related interface piping system to demonstrate the seismic performance of the target piping system. Not only the seismic performance for the design level earthquakes but also the performance for the beyond design level earthquakes were evaluated. Two artificial seismic ground input motions which were matched to the design response spectra and two historical earthquake ground motions were used for the seismic analysis of piping system. The preliminary performance evaluation results show that the excessive relative displacements can occur in the seismically isolated piping system. If the input ground motion contained relatively high energy in the low frequency region, we could find that the stress response of the piping system exceed the allowable stress level even though the intensity of the input ground motion is equal to the design level earthquake. The structural responses and seismic performances of piping system were varied sensitively with respect to the intensities and frequency contents of input ground motions. Therefore, for the application of isolation system to NPPs and the verification of the safety of piping system, the seismic performance of the piping system subjected to the earthquake at the target NPP site should be evaluated firstly.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권4호
• /
• pp.291-302
• /
• 2013

NAND flash memory (NFM) based storage devices, e.g. Solid State Drive (SSD), are rapidly replacing conventional storage devices, e.g. Hard Disk Drive (HDD). As NAND flash memory technology advances, its specification has evolved to support denser cells and larger pages and blocks. However, efforts to fully understand their impacts on design objectives such as performance, power, and cost for various applications are often neglected. Our research shows this recent trend can adversely affect the design objectives depending on the characteristics of applications. Past works mostly focused on improving the specific design objectives of NFM based systems via various architectural solutions when the specification of NFM is given. Several other works attempted to model and characterize NFM but did not access the system-level impacts of individual parameters. To the best of our knowledge, this paper is the first work that considers the specification of NFM as the design parameters of NAND flash storage devices (NFSDs) and analyzes the characteristics of various synthesized and real traces and their interaction with design parameters. Our research shows that optimizing design parameters depends heavily on the characteristics of applications. The main contribution of this research is to understand the effects of low-level specifications of NFM, e.g. cell type, page size, and block size, on system-level metrics such as performance, cost, and power consumption in various applications with different characteristics, e.g. request length, update ratios, read-and-modify ratios. Experimental results show that the optimized page and block size can achieve up to 15 times better performance than the conventional NFM configuration in various applications. The results can be used to optimize the system-level objectives of a system with specific applications, e.g. embedded systems with NFM chips, or predict the future direction of NFM.

• 대한기계학회논문집A
• /
• 제26권9호
• /
• pp.1822-1830
• /
• 2002

The paper describes the development of a decomposition based multidisciplinary design optimization (MDO) method that coordinates each of disciplinary subspace optimization (DSO). A multidisciplinary design system considered in the present study is decomposed into a number of subspaces based on their own design objective and constraints associated with engineering discipline. The coupled relations among subspaces are identified by interdisciplinary design variables. Each of subsystem level optimization, that is DSO would be performed in parallel, and the system level coordination is determined by the first order optimal sensitivities of subspace objective functions with respect to interdisciplinary design variables. The central of the present work resides on the formulation of system level coordination strategy and its capability in decomposition based MDO. A fluid-structure coupled design problem is explored as a test-bed to support the proposed MDO method.