• Current Optics and Photonics
• /
• 제1권5호
• /
• pp.544-550
• /
• 2017

This simulation based study reports a novel tunable, compact, room temperature terahertz (THz) transistor source, operated on the concept of charge plasma oscillation with the capability of radiating within a terahertz gap. A vertical cavity with a quasi-periodic distributed-Bragg-reflector has been attached to a THz plasma wave transistor to achieve a monochromatic coherent surface emission for single as well as multi-color operation. The resonance frequency has been tuned from 0.5 to 1.5 THz with the variable quality factor of the optical cavity from 5 to 290 and slope efficiency maximized to 11. The proposed surface emitting terahertz transistor is able to satisfy the demand for compact solid state terahertz sources in the field of teratronics. The proposed device can be integrated with Si CMOS technology and has opened the way towards the development of silicon photonics.

• 한국전기전자재료학회논문지
• /
• 제17권9호
• /
• pp.916-923
• /
• 2004

In this paper, the strained Si$_{0.9}$Ge$_{0.1}$ epitaxial layers grown by a reduced pressure chemical vapor deposition (RPCVD) on Si (100) were characterized by Rutherford backscattering spectrometery (RBS) for the fabrication of an SiGe heterojunction bipolar transistor(HBT). RBS spectra of the ${Si}_0.9{Ge}_0.1$epitaxial layers grown on the Si substrates which were implanted with the phosphorus (P) ion and annealed at a temperature between $850^{\circ}C$ - $1000^{\circ}C$ for 30min were analyzed to investigate the post thermal annealing effect on the grown${Si}_0.9{Ge}_0.1$epitaxial layer quality. Although a damage of the substrates by P ion-implantation might be cause of the increase of RBS yield ratios, but any defects such as dislocation or stacking fault in the grown ${Si}_0.9{Ge}_0.1$ epitaxial layer were not found in transmission electron microscope (TEM) photographs. The post high temperature rapid thermal annealing (RTA) effects on the crystalline quality of the ${Si}_0.9{Ge}_0.1$ epitaxial layers were also analyzed by RBS. The changes in the RBS yield ratios were negligible for RTA a temperature between $900^{\circ}C$ - $1000^{\circ}C$for 20 sec, or $950^{\circ}C$for 20 sec - 60 sec. A SiGe HBT array shows a good Gummel characteristics with post RTA at $950^{\circ}C$ for 20 sec.sec.sec.

• 한국진공학회지
• /
• 제20권1호
• /
• pp.22-29
• /
• 2011

InAs/GaSb 제2형 응력초격자(SLS)를 활성층에 탑재한 [$320{\times}256$] 초점면 배열(FPA) 적외선 열영상 모듈을 제작하고 열영상을 구현하였다. p-i-n형으로 설계된 소자의 활성층(i) 구조는 300 주기의 [13/7]-ML [InAs/GaSb]-SLS로 구성되어 있고, p와 n 전극층에는 각각 60주기의 [InAs:Be/GaSb]-SLS와 115 주기의 [InAs:Si/GaSb]-SLS 구조를 채용하였다. 시험소자의 광반응(PR) 스펙트럼으로부터 피크 파장(${\lambda}_p$)과 차단 파장(${\lambda}_{co}$)은 각각 ${\sim}3.1/2.7{\mu}m$과 ${\sim}3.8{\mu}m$이고 180 K 온도까지 동작을 확인하였다. 단위 화소의 간격/메사는 $30/24{\mu}m$ 규격으로 설계되었으며, [$320{\times}256$]-FPA는 표준 광묘화법으로 제작하였다. $18/10{\mu}m$의 In-bump/UBM 공정과 flip-chip 결합 기술을 적용하여 FPA-ROIC 열영상 모듈을 완성하였으며, 중적외선용 영상구동 회로 및 S/W를 활용하여 열영상을 시연하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.202-202
• /
• 2010

최근 반도체 소자의 미세화에 따라, 단채널 효과에 의한 누설전류 및 소비전력증가 등이 문제가 되고 있다. DRAM의 경우, 캐패시터 영역의 축소문제가 소자집적화를 방해하는 요소로 작용하고 있다. 1T-DRAM은 기존의 DRAM과 달리 캐패시터 영역을 없애고 상부실리콘의 중성영역에 전하를 저장함으로써 소자집적화에 구조적인 이점을 갖는다. 또한 silicon-on-insulator (SOI) 기판을 이용할 경우, 뛰어난 전기적 절연 특성과 기생 정전용량의 감소, 소자의 저전력화를 실현할 수 있다. 본 연구에서는 silicon-germanium-on-insulator (SGOI) 기판을 이용한 1T-DRAM의 열처리온도에 따른 특성 변화를 평가하였다. 기존의 SOI 기판을 이용한 1T-DRAM과 달리, SGOI 기판을 사용할 경우, strained-Si 층과 relaxed-SiGe 층간의 격자상수 차에 의한 캐리어 이동도의 증가효과를 기대할 수 있다. 하지만 열처리 시, SiGe층의 Ge 확산으로 인해 상부실리콘 및 SiGe 층의 두께를 변화시켜, 소자의 특성에 영향을 줄 수 있다. 열처리는 급속 열처리 공정을 통해 $850^{\circ}C$와 $1000^{\circ}C$로 나누어 30초 동안 N2/O2 분위기에서 진행하였다. 그리고 Programming/Erasing (P/E)에 따라 달라지는 전류의 차를 감지하여 제작된 1T-DRAM의 메모리 특성을 평가하였다.

• 대한전자공학회논문지SD
• /
• 제43권3호
• /
• pp.1-8
• /
• 2006

본 논문에서는 채널 stress에 따른 Nano-scale CMOSFET의 소자 및 신뢰성 (HCI, NBTI)특성을 분석하였다. 잘 알려져 있듯이 NMOS는 tensile, PMOS는 compressive stress가 인가된 경우에 소자의 특성이 개선되었으며, 이는 전자와 정공의 이동도 증가에 의한 것임을 확인하였다. 그러나 신뢰성인 경우에는 소자 특성과는 다른 특성을 나타냈는데, NMOS와 PMOS 모두 tensile stress가 인가된 경우에 hot carrier 특성이 더 열화 되었으며, PMOS의 PBTI 특성도 tensile에서 더 열화 되었음을 확인하였다. 신뢰성을 분석한 결과, 채널의 tensile stress로 인하여 $Si/SiO_2$ 계면에서 interface trap charge의 생성과 산화막 내 positive fixed charge의 생성에 많은 영향을 끼침을 알 수 있었다. 그러므로 나노급 CMOSFET에 적용되는 strained-silicon MOSFET의 개발을 위해서는 소자의 성능 뿐 만 아니라 신뢰성 또한 고려되어야 한다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1998년도 제14회 학술발표회 논문개요집
• /
• pp.156-157
• /
• 1998

It is a diffcult and challenging pproblem to control the growth of eppitaxial films. Heteroeppitaxy is esppecially idfficult because of the lattice mismatch between sub-strate and depposited layers. This mismatch leads usually to a three dimensional(3D) island growth. But the use of surfactants such as As, Sb, and Bi can be beneficial in obtaining high quality heteroeppitaxial films. In this study medium energy ion scattering sppectroscoppy(MEIS) was used in order to reveal the growth mode of Ge on Si(001) and the strain of depposited film without and with dynamically supplied atomic hydrogen at the growth thempperature of 35$0^{\circ}C$. It was ppossible to control the growth mode from layer-by-layer followed by 3D island to layer-by-layer by controlling the hydrogen flux. In the absent of hydro-gen the film grows in the layer-by-layer mode within the critical thickness(about 3ML) and the 3D island formation is followed(Fig1). The 3D island formation is suppressed by introducing hydrogen resulting in layer-by-layer growth beyond the critical thickness(Fig2) We measured angular shift of blocking dipp in order to obtain the structural information on the thin films. In the ppressence of atomic hydrogen the blocking 야 is shifted toward higher scattering angle about 1。. That means the film is distorted tetragonally and strained therefore(Fig4) In other case the shift of blocking dipp at 3ML is almost same as pprevious case. But above the critical thickness the pposition of blocking dipp is similar to that of Si bulk(Fig3). It means the films is relaxed from the first layer. There is 4.2% lattice mismatch between Ge and Si. That mismatch results in about 2。 shift of blocking dipp. We measured about 1。 shift. This fact could be due to the intermixing of Ge and Si. This expperimental results are consistent with Vegard's law which says that the lattice constant of alloys is linear combination of the lattic constants of the ppure materials.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2014년도 추계학술대회 논문집
• /
• pp.176-177
• /
• 2014

The new algorithm was proposed to quantify symmetry recorded in convergent beam electron diffraction (CBED) patterns and symmetry mapping. The proposed algorithm is based on the normalized cross-correlation coefficient (${\gamma}$) for quantifying the amount of symmetry in a CBED pattern. The quantification and mapping procedures are automatically controlled by the script implemented in Gatan Digital Micrograph$^{(c)}$. We apply the quantitative CBED measurement to a strained Si sample to test the sensitivity to defects.

• 한국재료학회지
• /
• 제16권10호
• /
• pp.656-662
• /
• 2006

We fabricated thermal evaporated 10 nm-$Ni_xCo_{1-x}$ (x=0.2, 0.5 and 0.8) /(poly)Si films to form nanothick cobalt nickel composite silicides by a rapid thermal annealing at $700{\sim}1100^{\circ}C$ for 40 seconds. A field emission scanning electron microscope and a micro-Raman spectrometer were employed for microstructure and silicon residual stress characterization, respectively. We observed self-aligned micro-pinholes on single crystal silicon substrates silicidized at $1100^{\circ}C$. Raman silicon peak shift indicates that the residual tensile strain of $10^{-3}$ in single crystal silicon substrates existed after the silicide process. We propose thermal stress from silicide exothermic reaction and high temperature silicidation annealing may cause the pinholes. Those pinholes are expected to be avoided by lowering the silicidation temperature. Our results imply that we may use our newly proposed composite silicides to induce the appropriate strained layer in silicion substrates.

• 한국진공학회지
• /
• 제17권3호
• /
• pp.199-203
• /
• 2008

$O_2$ 플라즈마를 이용한 표면처리 공정이 Bio-FET (biologically sensitive field-effect transistor)에 미치는 영향을 조사하기 위하여, SOI (Silicon-on-Insulator) wafer와 sSOI (strained- Si-on-Insulator) wafer를 이용하여 pseudo-MOSFET을 제작하고 $O_2$ 플라즈마를 이용하여 표면처리를 진행하였다. 제작된 시료들은 back gated metal contact junction 방식으로 측정되었다. $I_D-V_G$ 특성과 field effect mobility 특성의 관찰을 통하여 $O_2$ 플라즈마 표면처리에 따른 각 시료들의 전기적 특성 변화에 대하여 관찰하였다. 그리고 $O_2$ 플라즈마 표면처리 과정에서 플라즈마에 의한 손상을 받은 시료들은 2% 수소희석가스 ($H_2/N_2$)를 이용한 후속 열처리 공정을 진행한 후 전기적 특성이 향상되는 것을 관찰할 수 있었다. 이는 수소희석가스를 이용한 후속 열처리 공정을 통하여 산화막과 Si 사이의 계면 준위와 산화막 내부의 전하 포획 준위를 감소시켰기 때문이다.

• 한국진공학회지
• /
• 제18권2호
• /
• pp.127-132
• /
• 2009

Sb에 기초한 응력 초격자 적외선검출소자의 구성 물질인 도핑하지 않은 기판 GaSb 결정과 GaSb/SI-GaAs 박막에 잔존하고 있는 진성결함 (intrinsic defect)을 비교 조사하였다. 상온 근처 (250 K)까지 광여기 발광 (PL)을 보이는 GaSb 결정에서의 발광 에너지의 온도의존성으로부터, 밴드갭 에너지에 관한 경험식인 Varshni 함수의 파라미터 ($E_o$, $\alpha$, $\beta$)를 결정하였다. GaAs 기판 위에 성장된 이종 GaSb 박막에서는 GaSb 주요 진성결함으로 알려져 있는 29 meV의 이온화 에너지를 가지는 위치반전 (antisite) Ga ([$Ga_{Sb}$]) 결함과 함께 위치반전 Sb ([$Sb_{Ga}$])와의 복합결함 ([$Ga_{Sb}-Sb_{Ga}$])과 관련된 것으로 분석된 732/711 meV의 한 쌍의 깊은준위 (deep level)가 관측되었다. PL의 온도 및 여기출력 의존성을 분석하여, Sb-rich상태에서 성장된 GaSb 박막에서는 잉여 Sb의 자발확산 (self-diffusion)에 의하여 치환된 위치전도 [$Ga_{Sb}$] 및 [$Sb_{Ga}$]가 결합하여 [$Ga_{Sb}-Sb_{Ga}$]의 깊은준위를 형성하는 것으로 해석되었다.