• 공업화학
• /
• 제20권6호
• /
• pp.622-627
• /
• 2009

알칼리 수용액에 현상이 가능한 감광성 수지재료와 전도성 카본블랙 필러를 이용하여 포토 패터닝이 가능한 폴리머 후막 저항 페이스트를 제조하고 평가하였다. 감광성 수지로는 인쇄회로기판의 보호층으로 주로 사용되는 photo solder resist(PSR)를 사용하여 자외선에 의한 노광 및 알칼리 수용액에의 현상이 가능하게 하였다. 감광성 폴리머 저항 페이스트를 제작한 후, PCB 테스트 보드를 이용하여 후막저항체의 전기적 특성을 평가하였다. 카본블랙의 첨가량에 따라 시트저항은 감소하였으나, 과량 첨가시에는 현상성에 한계를 나타내었다. 재경화에 따라서 시트저항이 감소하였으며, 카본블랙의 첨가량이 많을수록 그 변화율은 작게 나타났다. 포토공정을 적용하여, 미세 패터닝된 meander형 후막저항체를 제조할 수 있었고, 이 방법을 통하여 적은 면적에도 시트저항의 수십 배에 달하는 큰 저항값을 구현할 수 있었다.

• ETRI Journal
• /
• 제35권6호
• /
• pp.1152-1155
• /
• 2013

A cost-effective and simple solder on pad (SoP) process is proposed for a fine-pitch microbump interconnection. A novel solder bump maker (SBM) material is applied to form a 60-${\mu}m$ pitch SoP. SBM, which is composed of ternary Sn3.0Ag0.5Cu (SAC305) solder powder and a polymer resin, is a paste material used to perform a fine-pitch SoP through a screen printing method. By optimizing the volumetric ratio of the resin, deoxidizing agent, and SAC305 solder powder, the oxide layers on the solder powder and Cu pads are successfully removed during the bumping process without additional treatment or equipment. Test vehicles with a daisy chain pattern are fabricated to develop the fine-pitch SoP process and evaluate the fine-pitch interconnection. The fabricated Si chip has 6,724 bumps with a 45-${\mu}m$ diameter and 60-${\mu}m$ pitch. The chip is flip chip bonded with a Si substrate using an underfill material with fluxing features. Using the fluxing underfill material is advantageous since it eliminates the flux cleaning process and capillary flow process of the underfill. The optimized bonding process is validated through an electrical characterization of the daisy chain pattern. This work is the first report on a successful operation of a fine-pitch SoP and microbump interconnection using a screen printing process.

• 마이크로전자및패키징학회지
• /
• 제25권4호
• /
• pp.123-128
• /
• 2018

플럭스의 활성제 종류에 따른 솔더페이스트의 인쇄성 및 젖음성을 평가하였다. 활성제는 디카르복실산 계열로 탄소기의 개수가 0인 옥살산, 1인 말론산, 2인 숙신산, 3인 글루타르산, 4인 아디프산, 5인 피메릭산이 사용되었다. SMT scope로 $250^{\circ}C$에서 용융솔더를 실시간 관찰했을 때, 글루타르산을 사용한 솔더가 가장 매끈한 표면을 갖고, 젖음성도 우수함을 알 수 있었다. 슬럼프율은 탄소기 개수가 1, 2, 3인 말론산, 숙신산, 글루타르산을 활성제로 사용했을 때 작았고, 퍼짐성은 활성제의 탄소기 개수가 2 이상인 숙신산, 글루타르산, 아디프산, 피메릭산을 사용했을 때 우수하였다. 웨팅밸런스로 젖음성을 분석한 결과 탄소기 개수가 3이상일 때, 제로크로스타임이 1초 이하로 우수함을 알 수 있었다. 탄소기 개수가 0, 1인 옥살산, 말론산을 플럭스 활성제로 사용하였을 때, 제로크로스 타임이 길고 최대 젖음력이 낮았다. DSC와 TGA를 통해 옥살산과 말론산을 활성제로 사용한 플럭스는 솔더링 시 분해가 발생되고, 이로 인해 활성도가 떨어져서 디웨팅 등이 발생하였다. 글루타르산은 재산화가 적고, 높은 젖음성과 낮은 슬럼프 특성을 보여 주었다.

• E2M - 전기 전자와 첨단 소재
• /
• 제6권6호
• /
• pp.505-513
• /
• 1993

본 논문은 전자 부품의 Soldring기에 사용되는 접합제를 Flux를 포함한 Solder paste 대신에 도금막을 이용하기 위한 Sn 도금막 형성 프로세스를 검토한 것이다. 반도체 Device를 Packaging한 외부단자(lead frame)과 HIC상의 후막전극(Ag/Pd)과의 접합 및 PCB상의 Cu land와의 접합시에는 스크린 프린트에 의한 Solder Paste가 일반적으로 사용되고 있다. 본 논문은 Fluxless Soldering의 한수단으로 도금막을 lead상에 형성시켜 접합 재료로서의 형성 프로세스 및 도금막의 특성과 도금형성 Paramete와의 관련성을 실험적으로 검토한 것으로 전류밀도 200 A/m$^{2}$의 조건으로 형성한 Sn 도금막이 접합용으로 최적조건임을 밝혔다.

• 마이크로전자및패키징학회지
• /
• 제8권2호
• /
• pp.37-42
• /
• 2001

The BGA package has been the area array package of choice for several years. Recently, the transition has been to finer pitch configurations called Chip Scale Packages (CSP). Several of these package types are available at 0.5 mm pitch. requiring surface mount assemblers to evaluate and optimize various elements of the assembly process. This presentation describes the issues associated with making the transition from BGA to CSP assembly. Areas addressed will include the accuracy of pick and place equipment, printed wiring board lines and spaces, PWB vias, in-circuit test issues, solder paste printing, moisture related factors, rework and reliability. The transition to 0.5 mm pitch requires careful evaluation of the board design, solder paste selection, stencil design and component placement accuracy. At this pitch, ball and board pad diameters can be as small as 0.25 mm and 0.20 mm respectively. Drilled interstitial vias are no longer possible and higher ball count packages require micro-via board technology. The transition to CSP requires careful evaluation of these issues. Normal paste registration and BGA component tolerances can no longer achieve the required process levels and higher accuracy pick and place machines need to be implemented. This presentation will examine the optimization of these critical assembly operations, contrast the challenges at 0.5 mm and also look at the continuation of the process to incorporate smaller pitch flip chip devices.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2001년도 Proceedings of 6th International Joint Symposium on Microeletronics and Packaging
• /
• pp.27-34
• /
• 2001

The BGA Package has been the area array package of choice for several rears. Recently, the transition has been to finer pitch configuration called Chip Scale Packages (CSP). Several of these package types are available at 0.5 mm pitch, requiring surface mount assemblers to evaluate and optimize various elements of the assembly process. This presentation describes the issues associated with making the transition from BGA to CSP assembly. Areas addressed will include the accuracy of pick and piece equipment, printed wiring board lines and spaces, PWB vias, in-circuit test issues, solder paste printing, moisture related factors, rework and reliability. The transition to 0.5 mm pitch requires careful evaluation of the board design, solder paste selection, stencil design and component placement accuracy. At this pitch, ball and board pad diameters can be as small as 0.25 mm and 0.20 mm respectively. Drilled interstitial vias are no longer possible and higher ball count packages require micro-via board technology. The transition to CSP requires careful evaluation of these issues. Normal paste registration and BGA component tolerances can no longer achieve the required process levels and higher accuracy pick and place machines need to be implemented. This presentation will examine the optimization of these critical assembly operations, contrast the challenges at 0.5 mm and also look at the continuation of the process to incorporate smaller pitch flip chip devices.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2008년도 추계학술대회 논문집
• /
• pp.265-266
• /
• 2008

• 대한용접접합학회:학술대회논문집
• /
• 대한용접접합학회 2007년 추계학술발표대회 개요집
• /
• pp.48-50
• /
• 2007

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2000년도 추계학술발표강연 및 논문개요집
• /
• pp.147-147
• /
• 2000

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2006년도 ISMP 2006
• /
• pp.179-212
• /
• 2006

1. $Welco^{(R)}$ Ultra fine solder powders are suitable for wafer bumping applications; mass production of ultra fine powders with high quality and high yield. - UFP based pastes for wafer bumping by stencil printing ($60-80{\mu}m$ pitch) are now available - Residue free solder flux was developed; meets voids specification of 20%. - F645 type 5 paste is suitable for components 01005