• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 Ⅳ
• /
• pp.2192-2195
• /
• 2003

This parer proposes a power-line phase measurement algorithm which is based on the recursive implementation of sliding-DFT. Usage of the single DFT coefficient in the conventional sliding-DFT based power-line phase measurement brings a significant error propagation when implemented in hardware with finite word-length arithmetic operations. The proposed algorithm utilizes all the N-point DFT coefficients in the recursion. Performance degradation caused by the finite word- length implementation of the algorithm is analyzed and verified with computer simulations. The robustness of the proposed phase measurement algorithm against the erroneous implementation is also confirmed by the performance analysis and simulation.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제50권12호
• /
• pp.584-589
• /
• 2001

This paper presents an implementation method of multi-channel synchronized phasor measurement device, which is based on the ASIC implementation of the sliding-DFT. A time-shared multiplier structure is proposed to minimize the number of gates required for the implementation. The design is verified by the timing simulation of its operation. The effect of coefficient approximation in the recursive implementation of the sliding-DFT is analytically derived and verified with the computer simulations.

• 한국음향학회지
• /
• 제18권8호
• /
• pp.48-53
• /
• 1999

본 논문에서는 Sliding-DFT(sliding discrete Fourier transform : SDFT)를 순환구조로 구현할 때 복소수 계수를 유한한 비트로 근사 표현하여 생기는 오차영향을 해석적으로 구하는 방법을 제시하고 유도 과정을 기술하였다. 해석한 결과는 오차전력과 신호전력 비(noise-to-signal power ratio : NSR)의 식으로 얻었으며, DFT 대상신호가 평균이 ‘0’인 가우스 백색신호(zero-mean white Gaussian signal)인 것으로 가정하였다. NSR 식은 복소수계수를 표현하는 비트 수와 DFT 구간길이에 대한 식으로 구하였다. 유도 과정은 SDFF 순환 식(recursive equation)으로 유도한 오차방정식(error dynamic equation)과 계수근 사오차의 공간적인 확률분포특성에 근거하였다. 해석적으로 유도한 NSR 결과를 시뮬레이션 실험을 통해 얻은 결과와 비교하여 타당성을 확인하였다.

• 대한전자공학회논문지SP
• /
• 제39권4호
• /
• pp.470-476
• /
• 2002

본 논문에서는 순환 DFT 기반의 위상 측정 알고리즘을 구현함에 있어서 계수 근사 및 주파수 변이에 따른 성능 열화를 해석하였다. 오차의 영향을 해석하기 위해서 근사 순환 DFT식을 이용하여 오차 방정식(error dynamics)을 정의하고 이의 통계적 특성을 이용하여 오차의 특성을 분석한다. 오차 전력은 오차파급의 주요 영향 요소인 근사 bit수, DFT 구간 길이와 잡음에 관한 closed-form으로 유도되어 진다. 해석적으로 유도한 식과 시뮬레이션 실험을 통해 얻을 결과를 비교하여 타당성을 확인하였다.

• 전기전자학회논문지
• /
• 제8권1호
• /
• pp.128-135
• /
• 2004

본 논문에서는 sliding-DFT에 순환 구현에 기반한 위상 측정 앨고리즘을 제안하였다. 제안한 앨고리즘은 주파수 변이, 누적 잡음, 계수 근사 영향 등의 오차영향에 강인한 특성을 가지도록 설계되었다. DFT 계수의 유한 비트 근사 구현에 의한 위상 오차는 크기 오차에 비해 매우 작게 나타난다. 위상 오차의 혁신적인 감소는 근사 계수가 복소평면 상에서 4사분면상에 대칭적으로 존재함을 이용하여 얻을 수 있다. 제안한 앨고리즘을 시분할 공유 구조에 기반한 4-채널 전력선 위상 측정 시스템을 설계하고 구현하였다. 구현한 시스템의 동작은 실시간으로 host processor 시스템과 다채널 함수 발생기를 통한 test 환경에서 실험적으로 확인하였다. 제안한 앨고리즘의 위상 측정에 있어 정확한 특성과 유한비트 근사 영향에 강인한 특성은 특히, 빠른 처리 속도와 구현의 감소함이 주요 설계 고려사항인 ASIC 이나 microprocessor에 기반의 임베디드 시스템 적용에 중대한 효과를 제공할 수 있을 것이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 하계학술대회 논문집 D
• /
• pp.2678-2680
• /
• 2003

본 논문에서는 sliding-DFT의 순환구현을 기반한 실시간 위상 측정 앨고리즘을 제시하였다. 종래의 순환형 SDFT 기반 위상 측정 기법은 단일 계수를 사용하기 때문에 계수 근사가 적용되는 하드웨어 구현시 심각한 오차 파급 특성을 나타낸다. 본 논문에서는 순환 구조이면서 회전 위상을 보정을 통해 N-point DFT의 N개의 모든 계수를 적용한 위상 측정 기법을 제시하였고, FPGA 등 하드웨어 구현에 있어서 계수의 유한 비트 근사에 따르는 성능 열화를 해석하였다. 제안한 위상측정 앨고리즘은 실시간 다채널 위상 측정이 가능하도록 FPGA에 구현하였고 동작을 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(4)
• /
• pp.143-146
• /
• 2001

본 논문에서는 다 채널 페이저 연산 장치를 전용하드웨어로 구현하기 위한 설계 구조에 대하여 제시하였으며, 이를 연산량이 많은 곱셈기를 시분할에 의해 공유하는 구조를 제시하였다. 또한 페이저 측정을 위한 Sliding-DFT 알고리즘을 순환 구현할 경우의 근사구현 오차에 관한 정량적인 연구를 수행하였다. 이러한 오차 영향의 해석을 기반으로 하여 곱셈기 공유 구조를 적용한 페이저 연산 장치를 설계하고, 설계한 하드웨어의 내부동작을 보여주는 시뮬레이션을 통해 설계의 정확성을 확인하였다

• 한국통신학회논문지
• /
• 제38B권4호
• /
• pp.305-313
• /
• 2013

본 논문에서는 ETS EN 300 392-2에 기반을 둔 Wideband VHF 통신시스템의 FMT (Filtered Multi-Tone) 전송방식으로서, 기존의 세 가지 구현 방법, 즉 각 부반송파 별로 대역이 다른 SRRC (Square-Root Raised Cosine) 필터를 사용하는 direct filtering 방식과, 송 수신측에서 각각 IDFT-PPN (Poly-Phase Network)와 PPN-DFT를 사용하는 PPN-DFT 방식, 그리고 이 두 가지 방식처럼 시간영역에서 필터링하는 대신 주파수영역에서 필터링하는 Extended IDFT-DFT 방식을 기술한다. 그리고, 수신측에서 관심있는 부반송파들만에 대한 DFT값들을 매 샘플시점마다 계산하는 Extended DFT-SDFT (Sliding Discrete Fourier Transform) 방식을 제안하고, 다중 사용자에게 부반송파가 할당되고 각 사용자 신호가 서로 다른 채널을 통해 전송되는 환경에서 이 방식이 각 사용자 신호에 대해 개별적으로 (다른 사용자 신호들에 상관없이) 훈련 심볼을 사용하지 않는 블라인드 심볼 타이밍의 강점이 있다는 것을 보여준다.

• Journal of Electrical Engineering and Technology
• /
• 제7권6호
• /
• pp.1014-1022
• /
• 2012

This paper proposes a modified recursive sliding DFT to measure the phase of a single-tone. The modification is to provide a self error-cancelling mechanism so that it can significantly reduce the numerical error, which is generally introduced and accumulated when a recursive algorithm is implemented in finite wordlength arithmetic. The phase measurement error is analytically derived to suggest optimized distributions of quantization bits. The analytic derivation and the robustness of the algorithm are also verified by computer simulations. It shows that the maximum phase error of less than $5{\times}10^{-2}$ radian is obtained even when the algorithm is coarsely implemented with 4-bit wordlength twiddle factors.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제54권3호
• /
• pp.191-193
• /
• 2005

This paper proposes a phase measurement algorithm which is based on the recursive implementation of sliding-DFT. The proposed algorithm is designed to have a robust behavior against the erroneous factors of frequency drift, additive noise, and twiddle factor approximation. Four channel power-line phase measurement system is also designed and implemented based on the time-multiplexed sharing architecture of the proposed algorithm. The proposed algorithm's features of phase measurement accuracy and its robustness against the finite wordlength effects can provide a significant impact especially for the ASIC or microprocessor based embedded system applications where the enhanced processing speed and implementation simplicity are crucial design considerations.