• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2007년도 하계학술대회 논문집
• /
• pp.182-184
• /
• 2007

본 논문에서는 2단 AC/DC 컨버터와 단일단 AC/DC 컨버터가 가지고 있는 단점들을 개선 할 수 있는 새로운 준 단일 전력단 컨버터를 제안한다. DC/DC 단으로는 동적 특성이 좋은 LLC 컨버터를 채용하여 별도의 제어기 없이 고정 주파수 및 고정 Duty(50%) 발생기에 의해 Open Loop로 구동 시킴으로써 저가격화 및 고효율화를 획득 할 수 있다. 또한 역률개선단은 Boost 컨버터를 채용하고 간단한 제어기 1개를 사용하여 역률 개선과 동시에 DC/DC 단의 최종출력을 제어한다. 기존 2단 PFC 컨버터와는 다르게 PFC 링크전압을 Feedback 하지 않고 DC/DC 단의 최종 출력을 Feedback 하여 제어한다. 제안된 회로의 우수성 검증을 위해 600W급 시작품을 이용한 실험 결과를 제시한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2017년도 전력전자학술대회
• /
• pp.373-374
• /
• 2017

최근 개발 및 출시되고 있는 전기자동차(EV) 충전시스템은 3상 AC전원을 입력받아 입력역률개선과 고효율 AC/DC변환을 위한 Interleaved PFC컨버터, Bridgeless PFC컨버터, 3-Level 비엔나정류기(VIENNEA Rectifier) 등의 Topology가 사용되고 있으며, 변환된 DC전압을 입력받아 배터리를 충전하기 위한 절연된 고주파 DC/DC컨버터로 LLC 공진컨버터, 3레벨 컨버터 등이 사용되어 사이즈저감 및 경량화를 꾀하고 있다. 본 논문은 기존 입력역률 개선을 위한 PFC 컨버터와 배터리 충전을 위한 절연형 DC/DC 컨버터 2단으로 구성되어진 충전시스템 대신에 사이즈저감 및 효율개선 그리고 넓은 범위의 출력전압제어(200Vdc~430Vdc)에 대응 할 수 있도록 '단일전력단 3레벨 하이브리드 AC/DC 컨버터'를 제안하였고, 2kW 시제품을 제작하여 실험을 통해 적용 가능성을 입증하였다.

• International Journal of Computer Science & Network Security
• /
• 제23권9호
• /
• pp.162-165
• /
• 2023

Power can be generated from either renewable or non-renewable sources. Renewable sources are liked to maintain a strategic distance from contamination emanation and rely on upon fossil energizes which is decreasing day by day. The proposed sun powered vitality transformation unit comprises of a sun oriented exhibit, Bidirectional DC-DC converter, single stage inverter and AC. The inverter changes over DC control from the PV board into AC power and offered it to the heap which is associated with the lattice. The photovoltaic sun powered vitality (PV) is the most direct approach to change over sunlight based radiation into power and depends on the photovoltaic impact. The most extreme power point following of the PV yield for all daylight conditions is a key to keep the yield control per unit cost low for fruitful PV applications. Framework associated PV frameworks dependably have an association with people in general power matrix by means of an appropriate inverter in light of the fact that a PV module conveys just dc power. This project presents the new design, Development and Performance Analysis of a Grid Connected PV Inverter. Demonstrate that the proposed framework can lessen the Energy Consumption radically from the power board and give a solid support to the Grid.

• 전자공학회논문지
• /
• 제53권11호
• /
• pp.107-113
• /
• 2016

전원입력단에 사용되는 회로는 입력전원만을 사용할 수가 있다. 일반적인 전자회로는 입력전원을 이용하는 전압변환기에 의해 생성되는 2차전원을 이용하게 된다. 하지만 전원입력단의 저전압 및 과전압에 의한 고장에 대비하기 위한 보호회로는 2차 전원을 사용할 수가 없기 때문에, 입력전원만을 이용해서 구현이 되어야 한다. MOS FET의 문턱전압 특성을 이용한 저전압/과정압 검출회로는 50V 입력전압만을 이용해서, 정상적인 전압범위를 벗어나는 저전압/과전압 현상을 정상적으로 검출할 수가 있고, 기존의 Zener diode만으로 보호만 가능했던 것을 검출이 가능하게 되었고, 이상전압검출회로의 동작의 정확도를 결정하는 기준전압은 환경조건 등에 의해서 발생할 수 있는 모든 변수를 고려하면 최악조건 해석상으로 8.4%에서 2.5%로 향상되었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권2호
• /
• pp.98-107
• /
• 2013

This work describes a 13b 100 MS/s 0.13 um CMOS four-stage pipeline ADC for 3G communication systems. The proposed SHA-free ADC employs a range-scaling technique based on switched-capacitor circuits to properly handle a wide input range of $2V_{P-P}$ using a single on-chip reference of $1V_{P-P}$. The proposed range scaling makes the reference buffers keep a sufficient voltage headroom and doubles the offset tolerance of a latched comparator in the flash ADC1 with a doubled input range. A two-step reference selection technique in the back-end 5b flash ADC reduces both power dissipation and chip area by 50%. The prototype ADC in a 0.13 um CMOS demonstrates the measured differential and integral nonlinearities within 0.57 LSB and 0.99 LSB, respectively. The ADC shows a maximum signal-to-noise-and-distortion ratio of 64.6 dB and a maximum spurious-free dynamic range of 74.0 dB at 100 MS/s, respectively. The ADC with an active die area of 1.2 $mm^2$ consumes 145.6 mW including high-speed reference buffers and 91 mW excluding buffers at 100 MS/s and a 1.3 V supply voltage.

• 한국위성정보통신학회논문지
• /
• 제2권2호
• /
• pp.64-68
• /
• 2007

본 논문에서는 기존의 GPS 항법 신호와 유럽에서 새롭게 추진되고 있는 갈릴레오 위성 항법 신호를 동시에 수신할 수 있는 광대역 고정밀 위성 항법 수신기의 RF 수신단 장치 설계 및 제작 결과에 대하여 기술하고 있다. 고정밀 광대역 위성 항법 수신기는 L - 대역 안테나, 항법 신호별 RF/IF 변환부, 그리고 고성능 기저대역 신호 처리부로 구성되어진다. L - 대역 안테나는 $1.1GHz{\sim}1.6\;GHz$를 수신할 수 있어야 하며, 항법 위성이 지평선 가까이에 있을 경우의 항법 신호를 수신할 수 있어야 한다. 갈릴레오 위성 항법 신호는 L1, E5, E6의 서로 다른 대역의 신호를 가지고 있으며, 신호 대역폭이 20MHz 이상으로 기존의 GPS위성 항법 신호보다 광대역이며, 따라서 수신기의 IF 주파수가 높아지며, 수신기의 처리 속도도 빨라져야 한다. 본 연구에서 개발한 수신기의 RF/IF 변환부는 단일 하향 변환기 구조의 디지털 IF 기술로 설계되었으며, IF 주파수는 위성 항법 신호의 최대 대역폭과 표본화 주파수 등을 고려하여 140MHz로 설정하였으며, 표본화 주파수는 112MHz로 설정하였다. RF/IF 변환부의 최종 출력은 디지털 IF 신호로서, IF 신호를 AD 변환기로 처리하여 얻게 된다. 본 연구에서 설계된 위성 항법용 고정밀 수신기 RF 수신단은 - 130 dBm의 입력 신호에 대하여 40dB Hz 이상의 C/N0 특성을 가지며, 40dB 이상의 동적 범위를 갖도록 자동 이득조절 장치가 포함되어 있다.

• 대한전자공학회논문지SD
• /
• 제42권12호
• /
• pp.53-60
• /
• 2005

본 논문에서는 저 전력 멀티미디어 응용을 위한 10b 100 MS/s $1.4\;mm^2$ CMOS A/D 변환기(ADC)를 제안한다. 제안하는 ADC는 해상도 및 속도 사양을 만족시키면서, 면적 및 전력 소모를 최소화하기 위해 기존의 다단 구조가 아닌 2단 파이프라인 구조를 사용하였다. 그리고 10 비트 해상도에서 1.2 Vp-p의 단일 및 차동 입력 신호 처리 대역폭을 넓히기 위해 입력 샘플-앤-홀드 증폭기에는 게이트-부트스트래핑 회로를 적용하며, 6 비트 해상도를 필요로 하는 두 번째 단의 flash ADC에는 오픈-루프 오프셋 샘플링 기법을 적용하였다. 또한 커패시터 등 소자 부정합에 의해 해상도에 크게 영향을 줄 수 있는 MDAC의 커패시터에는 3차원 완전 대칭 구조를 갖는 레이아웃 기법을 제안하였다. 기준 전류/전압 발생기는 온-칩으로 집적하여 잡음 에너지를 줄였으며, 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가하도록 설계하였다. 제안하는 10b 시제품 ADC는 0.18 um CMOS 공정으로 제작되었고, 측정된 DNL 및 INL은 각각 0.59 LSB, 0.77 LSB 수준을 보여준다. 또한 100 MS/s의 샘플링 속도에서 SNDR 및 SFDR이 각각 54 dB, 62 dB 수준을 보였으며, 전력 소모는 56 mW이다.

• 한국전자파학회논문지
• /
• 제21권6호
• /
• pp.670-680
• /
• 2010

본 논문에서는 0.13 ${\mu}m$ CMOS 공정을 사용하여, 이동단말기 탑재에 적합한 저 전력, 저 잡음 구조 개별 소자 (LNA, Mixer, VCO, frequency doubler, signal generator, down converter)들을 제안하고, 나아가 이를 하나의 칩으로 집적화 시킨 60 GHz 단일 칩 수신기 구조를 제안한다. 저전력화를 위해 current re-use 구조를 적용시킨 LNA의 경우, 11.6 mW 의 전력 소모 시, 56 GHz부터 60 GHz까지 측정된 잡음지수(NF)는 4 dB 이하이다. 저전력화를 위한 resistive mixer의 경우, Cgs의 보상 회로를 통하여 낮은 LO 신호 크기에서도 동작 가능하도록 하였다. -9.4dB의 변환 이득을 보여주며, 20 dB의 LO-RF isolation 특성을 가진다. Ka-band VCO는 4.99 mW 전력 소모 시측정된 출력 신호 크기는 27.4 GHz에서 -3 dBm이 되며, 26.89 GHz에서부터 1 MHz offset 기준으로 -113 dBc/Hz의 phase noise 특성을 보인다. 49.2 dB의 원신호 억제 효과를 보이는 Frequency Doubler는 총 전력 소모가 9.08 mW일 경우, -4 dBm의 27.1 GHz 입력 신호 인가 시 -53.2 dBm의 fundamental 신호(27.1 GHz)와 -4.45dBm의 V-band second harmonic 신호(54.2 GHz)를 얻을 수 있었으며, 이는 -0.45 dB의 변환 이득을 나타낸다. 60 GHz CMOS 수신기는 LNA, resistive mixer, VCO, frequency doubler, 그리고 drive amplifier로 구성되어 있으며, 전체 전력 소모는 21.9 mW이다. WLAN과의 호환 가능성을 위하여, IF(Intermediate Frequency) bandwidth가 5.25GHz(4.75~10 GHz)이며, RF 3 dB bandwidth는 58 GHz를 중심으로 6.2 GHz이다. 이때의 변환 손실은 -9.5 dB이며, 7 dB의 NF와 -12.5 dBm의 높은 입력 P1 dB를 보여주고 있다. 이는 60 GHz RF 회로의 저전력화, 저가격화, 그리고 소형화를 통한 WPAN용 이동단말기의 적용 가능성을 입증한다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.37-47
• /
• 2006

본 논문에서는 Digital Video Broadcasting (DVB), Digital Audio Broadcasting (DAB) 및 Digital Multimedia Broadcasting (DMB) 등과 같이 저전압, 저전력 및 소면적을 동시에 요구하는 고성능 무선 통신 시스템을 위한 10b 25MS/s $0.8mm^2$ 4.8mW 0.13um CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 해상도 및 속도 사양을 만족시키면서 동시에 면적 및 전력 소모를 최소화하기 위해 2단 파이프라인 구조를 사용하였으며, 스위치 기반의 바이어스 전력 최소화 기법(switched-bias power reduction technique)을 적용하여 전체 전력 소모를 최소화하였다. 입력단 샘플-앤-홀드 증폭기는 낮은 문턱전압을 가진 트랜지스터로 구성된 CMOS 샘플링 스위치를 사용하여 10비트 이상의 해상도를 유지하면서, Nyquist rate의 4배 이상인 60MHz의 높은 입력 신호 대역폭을 얻었으며, 전력소모를 최소화하기 위해 1단 증폭기를 사용하였다. 또한, Multiplying D/A 변환기의 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 3차원 완전 대칭 구조의 커패시터 레이아웃 기법을 제안하며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 사용하여 바이어스 전류를 제어함으로써 10비트의 해상도에서 응용 분야에 따라서 25MS/s 뿐만 아니라 10MS/s의 동작 속도에서 더 낮은 전력 사용이 가능하도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며 측정된 최대 DNL 및 INL은 각각 0.42LSB 및 0.91LSB 수준을 보인다. 또한, 25MS/s 및 10MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 56dB, 65dB이고, 전력 소모는 1.2V 전원 전압에서 각각 4.8mW, 2.4mW이며 제작된 ADC의 칩 면적은 $0.8mm^2$이다.

• 조명전기설비학회논문지
• /
• 제18권4호
• /
• pp.34-40
• /
• 2004

본 연구에서는 인체에 무해하며, 고분해능 측정과 저가격화 및 소형으로 제작이 가능한 광섬유를 이용한 광영상단층촬영기 제작에 관한 것이다. 시스템의 기본원리는 마이켈슨 간섭계를 이용한 것으로서 광섬유를 이용하여 간섭계를 구성하였다. 시스템의 구성으로는 광원은 분해능 및 측정범위를 고려하여 1,300(nm) 중심파장을 가지며 대역폭이 35(nm)인 상용제품의 SLD(Superluminersent diode)를 사용하였으며, 샘플내부의 영상을 검출하기 위한 간섭신호 검출방법은 기준거울이 선형적으로 이동하여 광경로를 일치하는 광지연선로를 구성하였다. 그리고 간섭계는 단일모드 광섬유를 이용하여 마이켈슨 간섭계를 구성하였으며, 스캐너는 시준기를 이용하여 샘플에 대한 초점을 고정하였으며, 스텝모터를 이용하여 샘플에 대한 횡단방향의 이동을 통해 샘플의 2차원 단층영상을 측정하도록 하였다. 수광부는 소신호인 간섭신호를 검출하기 위하여 감도가 뛰어나면 잡음특성이 우수한 800-1,700(nm) 측정범위의 광검출기를 사용하였다. 신호처리부에서 간섭신호의 포락선 신호만을 검출하기 위하여 증폭 및 필터링 하여 A/D 변환을 거친 후 영상검출 프로그램을 통해 실시간으로 단층영상을 나타내도록 하였다. 측정결과 분해능은 약 30($\mu\textrm{m}$)로서 이론식과 일치함을 확인하였으며, 샘플을 이용한 단층촬영에서 실시간으로 양파조직의 조직형태를 측정하였다.