• Journal of the Korean Institute of Landscape Architecture International Edition
• /
• 제1호
• /
• pp.120-126
• /
• 2001

The Haidian Garden of Zhongguancun Science and Technology Zone is an area with high intellectual intensity. It is therefore known as China's Silicon Valley. The Summer Palace, a World Heritage Site, sits in the northwest part of it. 250 years ago, the construction of imperial gardens in this area, including the Summer Palace, gave birth to the appearance and prosperity of the town of Haidian. This will also provide various opportunities for the growth of the science and technology. Today the green space, the cultural and ecological environment of the Summer Palace, and its 3-kilometer buffer zone are becoming one important strategic factor for the Haidian Garden to attract talents, improve international competitiveness and realize sustainable development. How to taking advantage of the favorable resources, to achieve balance between protection of the environment around the Summer Palace and urban development, will be of great importance in the future plans of the science and technology.

• 한국전자거래학회:학술대회논문집
• /
• 한국전자거래학회 1999년도 학술대회지 vol.1
• /
• pp.33-40
• /
• 1999

ㆍ No Conflict with Existing Investments in Physical stores ㆍ "First-Mover" Advantages: Early Lead in Market Share and Brand Recognition ㆍ Technology Infrastructure ㆍ "Web-Savvy" Management(omitted)

• 기술혁신연구
• /
• 제25권4호
• /
• pp.145-164
• /
• 2017

본 연구는 창조경제혁신센터의 향후 활용에 관한 논의를 목적으로 한다. 하지만 단순한 활용은 의미가 없다. 새로운 방식으로 탈바꿈 시킬 필요가 있다. 본 연구는 이에 관심을 가지면서 창조경제혁신센터형 생태계의 변화방향에 대한 단서를 얻는 것을 연구목적으로 하였다. 연구는 다음의 과정을 거쳤다. 첫째, 창조생태계 비교를 위한 기준을 이론적 고찰을 통해 도출하였다. 둘째, 도출된 기준을 중심으로 실리콘 밸리, 교토생태계 및 창조경제혁신센터형 생태계를 비교하였다. 셋째, 이런 분석을 통하여 창조경제혁신센터형 생태계 변화방향에 대한 논의를 하였다. 변화방향으로는 교토생태계가 적합할 것으로 제시되었다. 단, 정부의 역할은 직접적 통제에서 환경조성, 예로 지역 창조경제혁신센터형 생태계가 살아날 수 있도록 자극하는 규제완화와 시장형성을 돕는 것 등에 국한되어야 할 것으로 제시하였다.

• 한국정밀공학회지
• /
• 제23권1호
• /
• pp.89-96
• /
• 2006

In this study, fabrication of the large area silicon mirror is accomplished by anisotropic wet etching using micromachining technology for implementation of integrated slim optical pickup and the process condition is also established for improving the mirror surface roughness. Until now, few results have been reported about the production of highly stepped $9.74^{\circ}$ off-axis-cut silicon wafers using wet etching. In addition rough surface of the mirror is achieved in case of tong etching time. Hence a novel method called magnetorheolocal finishing is applied to enhance the surface quality of the mirror plane. Finally, areal peak to valley surface roughness of mirror plane is reduced about 100nm in large area of $mm^2$ and it is applicable to optical pickup using infrared wavelength.

• 대한전자공학회논문지SD
• /
• 제42권9호
• /
• pp.9-18
• /
• 2005

60 nm C-MOSFET 기술 분기점 이상의 고성능, 저전력 트랜지스터를 구현 시키기 위해 SiGe/SiO2/Si위에 성장된 strained Si의 두께가 전자 이동도에 미치는 영향을 두 가지 관점에서 조사 연구하였다. 첫째, inter-valley phonon 산란 모델의 매개변수들을 최적화하였고 둘째, strained Si 반전층의 2-fold와 4-fold의 전자상태, 에너지 밴드 다이어그램, 전자 점유도, 전자농도, phonon 산란율과 phonon-limited 전자이동도를 이론적으로 계산하였다. SGOI n-MOSFET의 전자이동도는 고찰된 SOI 구조의 Si 두께 모든 영역에서 일반적인 SOI n-MOSFET보다 $1.5\~1.7$배가 높음이 관찰 되었다. 이러한 경향은 실험 결과와 상당히 일치한다. 특히 strained Si의 두께가 10 nm 이하일 때 Si 채널 두께가 6 nm 보다 작은 SGOI n-MOSFET에서의 phonon-limited 전자 이동도는 일반 SOI n-MOSFET과 크게 달랐다. 우리는 이러한 차이가 전자들이 suained SGOI n-MOSFET의 반전층에서 SiGe층으로 터널링 했기 때문이고, 반면에 일반 SOI n-MOSFET에서는 캐리어 confinement 현상이 발생했기 때문인 것으로 해석하였다. 또한 우리는 10 nm와 3 nm 사이의 Si 두께에서는 SGOI n-MOSFET의 phonon-limited 전자 이동도가 inter-valley phonon 산란율에 영향을 받는 다는 것을 확인하였으며, 이러한 결과는 더욱 높은 드레인 전류를 얻기 위해서 15 nm 미만의 채널길이를 가진 완전공핍 C-MOSFET는 stained Si SGOI 구조로 제작하여야 함을 확인 했다

• 공학교육연구
• /
• 제23권4호
• /
• pp.22-27
• /
• 2020

We propose and execute an introductory engineering course for investigating the history of technology and the philosophy of technology. Soft engineering, to explore proper technology and appropriate ways of exercising engineering, has been explored. Creative cases for technology are presented following the most creative, successful periods-the ancient greece, the Renaissance and Silicon Valley era. Ancient greek technology has been investigated in terms of "techne" with the origin of technology and/or art, and their equivalences. The Renaissance period has been investigated in terms of "Uomo universale (polymath)" with Firenze geniuses. The successful drives for the Silicon Valley creativeness have been investigated following "entrepreneurship". To overcome the difficult goal to grasp course subject-technology issues, we take a stance as a tourist guide and tourists utilizing offline onsite experiences and online informations. Categorized course materials are surveyed at the beginning of each period and presented following the preferences of the students to maintain the students' interests. Team efforts including group discussions and project executions have been encouraged to seek the aspects of creativeness and/or technology. This paper summarizes the 3-lecture experiences over 2 years for Korean students and/or foreign students conducted at Pusan National University.

• 벤처창업연구
• /
• 제15권1호
• /
• pp.71-94
• /
• 2020

우리나라의 혁신클러스터 정책은 지역균형발전을 목표로 2005년부터 본격적으로 추진되었다. 본 연구는 판교테크노밸리를 사례로 혁신클러스터 입주기업의 지속가능성에 영향을 미치는 요인을 조사하는 것을 목적으로 한다. 판교테크노밸리는 중앙정부 보다는 지자체(경기도)의 주도하에 건립되었고 '한국의 실리콘밸리', '아시아 실리콘밸리' 등으로 불리며 대표성이 커지고 있다. 성장하고 있는 판교테크노밸리는 2016년 대비 2017년에 입주기업 수가 감소하는 현상이 발생하였고, 2019년을 기점으로 판교테크노밸리의 비즈니스 생태계가 변할 수 있는 이슈(기업의 입지 이전 가능 이슈)가 발생하기 때문이다. 본 논문에서는 영향 요인을 조사하기 위해 양적 및 질적 연구를 통합하여 진행하였다. 설문조사를 기반으로 양적연구를 진행하고 인터뷰를 통한 질적 연구를 적용하였다. 양적 연구에서는 판교테크노밸리의 지속가능성에 영향을 주는 요인을 조사하였고, 질적 연구에서는 양적 연구결과에 대한 구체적인 이유와 추가적인 요인을 조사하였다. 양적 연구결과 기업내부여건변화, 인적·물적 인프라, 협력 및 시너지, 입주 형태 범주에서 지속가능성에 대한 영향력을 발휘하는 요인들이 나타났다. 영향력에 대한 구체적 이유는 질적 연구과정에선 나타났다. 지자체의 지원 범주는 양적 연구에서 의미있는 요인이 나타나지 않았다. 추가적으로 질적 연구를 통해 지속가능성에 영향을 가장 크게 발휘하는 범주로 '판교테크노밸리의 좋은 이미지'가 제시되었다. 판교테크노밸리 내 협력네트워크 활성화에 대해서는 기업들이 수동적인 자세를 취하고 있으며 지자체의 역할을 기대하고 있는 것으로 나타났다. 따라서 본 논문에서는 판교테크노밸리가 지속가능하기 위한 방안으로 현실적인 방안과 이상적인 방안을 함께 제시하였다.

• 정보저장시스템학회논문집
• /
• 제1권2호
• /
• pp.182-187
• /
• 2005

A large area micro mirror is an optical element that functions as changing an optical path by reflection in integrated optical system. We fabricated the large area silicon mirror by anisotropic etching using MEMS for implementation of integrated optical pickup. In this work, we report the optimum conditions to better fabricate and design, greatly improve mirror surface quality. To obtain mirror surface of $45^{\circ},\;9.74^{\circ}$ off-axis silicon wafer from (100) plane was used in etching condition of $80^{\circ}C$ with 40wt.% KOH solution. After wet etching, polishing process by MR fluid was applied to mirror surface for reduction of roughness. In the next step, after polymer coating on the polished Si wafer, the Si mirror was fabricated by UV curing using a trapezoid bar-type way structure. Finally, we obtained peak to valley roughness about 50 nm in large area of $mm^2$ and it is applicable to optical pickup using blu-ray wavelength as well as infrared wavelength.

• Current Photovoltaic Research
• /
• 제6권3호
• /
• pp.86-90
• /
• 2018

To generate more current in crystalline silicon solar cells, surface texturing is adopted by reducing the surface reflection. Conventionally, random pyramid texturing by the wet chemical process is used for surface texturing in crystalline silicon solar cell. To achieve higher efficiency of solar cells, well ordered inverted pyramid texturing was introduced. Although its complicated process, superior properties such as lower reflectance and recombination velocity can be achieved by optimizing the process. In this study, we investigated optical and passivation properties of inverted pyramid texture. Lifetime, implied-Voc and reflectance were measured with different width and size of the texture. Also, effects of chemical rounding at the valley of the pyramid were observed.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2005년도 춘계학술대회 논문집
• /
• pp.1522-1526
• /
• 2005

In this study, the fabrication of large area silicon mirror is accomplished by anisotropic etching using MEMS for implementation of integrated optical pickup and the process condition is also established for improving the mirror surface roughness. Until now, few results have been reported about the production of highly stepped $9.74^{\circ}$ off-axis-cut silicon wafer using wet etching. In addition rough surface of the mirror is achieved in case of long etching time. Hence a novel method called magnetorheolocal finishing is introduced to enhancing the surface quality of the mirror plane. Finally, areal peak to valley surface roughness of mirror plane is reduced about 100nm in large area of $mm^2$ and it is applicable to optical pickup using infrared wavelength.