• 한국전자파학회논문지
• /
• 제20권2호
• /
• pp.193-199
• /
• 2009

본 논문에서는 microstrip line 구조를 가지는 differential pair의 2 drop 구조에 대한 임피던스 해석을 reflection theory를 바탕으로 분석하였다. 또한 시뮬레이션을 통한 transient 해석을 통해 임피던스 해석의 타당성을 검증하였다. 위와 같은 해석 과정을 통하여 다양한 drop 구조의 신호 전달 특성을 이해할 수 있다. 임피던스 해석을 바탕으로 2 drop 구조 해석을 통하여 최적의 signal integrity를 가지는 설계 기법을 제안하였고, circuit 시뮬레이션 해석(Ansoft designer)을 통해 signal integrity 효과를 검증하였다.

• 한국전자파학회논문지
• /
• 제19권3호
• /
• pp.366-375
• /
• 2008

일반적으로 고속의 디지털부와 아날로그부의 귀환 전류 평면(Return Current Plane: RCP)은 분할된다. 이것은 PCBs(Printed Circuit Boards)에서 각 서브 시스템 사이의 노이즈가 서로 간섭을 일으키지 않도록 하기 위해 이루어지지만, 각 서브 시스템 사이에 연결된 신호선이 존재하는 경우, 이러한 분할은 원치 않는 효과를 발생시킨다. RCP의 분할은 회로적인 측면에서 신호 무결성(Signal Integrity)에 악영향을 미치고, EMI(Electromagnetic Interference) 측면에서 전자파의 복사 방출을 증가시키는 주된 요인이 된다. 이러한 신호 무결성을 유지하기 위한 방법으로 component bridge(저항 브릿지, 커패시터 브릿지, 페라이트 브릿지 등: CB)가 사용되고 있지만 아직 정확한 CB의 사용 지침이 부족한 실정이다. 본 논문에서는 신호 무결성 측면에서 다중-CB 사용 방법에 대한 설계 원리를 측정과 시뮬레이션을 통해 분석하고 노이즈 저감 방법에 대한 설계 방법을 제시하고자 한다. 일반적으로 CB, 사이의 간격은 ${\lambda}/20$로 페라이트 비드(ferrite bead)를 사용하도록 권장하고 있다. 본 논문은 CB의 다중 연결시 페라이트 비드와 칩 저항에 대한 설계 방법을 측정과 시뮬레이션을 통하여 증명하였고, 다중 연결된 칩 저항$(0{\Omega})$이 신호 무결성 측면에서 더욱 더 효과적인 설계 방법임을 증명하였다.

• 한국신뢰성학회:학술대회논문집
• /
• 한국신뢰성학회 2004년도 정기학술대회
• /
• pp.37-72
• /
• 2004

Future Circuit Design means "Unimaginable Intricate Engineering Problems" Thus, Future Circuit Designers may be "Victims" of "Inexorably Complicated Signal Integrity Problems".(omitted)grity Problems".(omitted)tted)

• Journal of Electrical Engineering and information Science
• /
• 제2권5호
• /
• pp.17-26
• /
• 1997

Interconnect characterization on a wafer level was performed. Test patterns for single, two-coupled, and triple-coupled lines ere designed by using 0.5$\mu\textrm{m}$ CMOS process. Then interconnect capacitances and resistances were experimentally extracted by using tow port network measurements, Particularly to eliminate parasitic effects, the Y-parameter de-embedding was performed with specially designed de-embedding patterns. Also, for the purpose of comparisons, capacitance matrices were calculated by using the existing CAD model and field-solver-based commercial simulator, METAL and MEDICI. This work experimentally verifies that existing CAD models or parameter extraction may have large deviation from real values. The signal transient simulation with the experimental data and other methodologies such as field-solver-based simulation and existing model was performed. as expected, the significantly affect on the signal delay and crosstalk. The signal delay due to interconnects dominates the sub-micron-based a gate delay (e.g., inverter). Particularly, coupling capacitance deviation is so large (about more than 45% in the worst case) that signal integrity cannot e guaranteed with the existing methodologies. The characterization methodologies of this paper can be very usefully employed for the signal integrity verification or he electrical design rule establishments of IC interconnects in the industry.

• Journal of electromagnetic engineering and science
• /
• 제5권4호
• /
• pp.193-196
• /
• 2005

The DC power-bus for the PCB is loaded with metal walls on its selected sides and is characterized electromagnetically. This is a novel concept of approach to mitigate the spurious resonance and finally signal integrity problems. In particular, the peak at DC, which is always in the way to secure parallel-plates' EMC, can be completely removed by the proposed method. Through the findings of this study, the effect of metal-loading of the power-bus will be presented along with the impression that the suggested technique can tackle the headaches of signal integrity, ground bounce, EMIs.

• Journal of Electrical Engineering and Technology
• /
• 제11권1호
• /
• pp.175-183
• /
• 2016

This paper brings out a novel method for reducing Near end and Far end Crosstalk using Electromagnetic Band Gap structures (EBG) in High Speed RF transmission lines. This work becomes useful in high speed closely spaced Printed Circuit Board (PCB) traces connected to multi core processors. By using this method, reduction of −40dB in Near-End Crosstalk (NEXT) and −60 dB in Far End Crosstalk (FEXT) is achieved. The results are validated through experimental measurements. Time domain analysis is performed to validate the signal integrity property of coupled transmission lines.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.491-492
• /
• 2008

According to high-speed large scale integration trend of Memory module product, many type of noises, such a reflection, cross-talk simultaneous switching noise, occur on the Package PCB and they make the deterioration of memory module's performance and reliability. As module products have more high efficiency, Hardware of test board and socket has to be considered In test of the high-speed Memory Module. we mainly focused on improvement of Signal integrity Using the High Frequency Test socket that we invented

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제11권1호
• /
• pp.15-22
• /
• 2011

Interconnect lines with inter-layer vias are experimentally characterized by using high-frequency S-parameter measurements. Test patterns are designed and fabricated using a package process. Then they are measured using Vector Network Analyzer (VNA) up to 25 GHz. Modeling a via as a circuit, its model parameters are determined. It is shown that the circuit model has excellent agreement with the measured S-parameters. The signal integrity of the lines with inter-layer vias is evaluated by using the developed circuit model. Thereby, it is shown that via may have a substantially deteriorative effect on the signal integrity of high-speed integrated circuits.

• 한국항행학회논문지
• /
• 제21권1호
• /
• pp.58-65
• /
• 2017

위성항법시스템은 위성을 이용하여 측위정보를 불특정다수에게 동시 제공하는 서비스되도록 시스템이 구성되어 있어, 태양풍, 태양흑점활동, 전리층 산란 등과 같은 자연적 원인으로 인한 교란뿐만 아니라 전파방해 및 기만신호 등의 여러 가지 이유로 신호의 무결성을 확보하는데 근본적인 취약성을 지니고 있다. 무인항공기 시스템은 비행체의 측위정보 오입력의 경우 시계 비행 등의 즉각적인 대응이 불가능해 위성항법신호의 무결성 침해 위협이 추락에 준하는 사고 및 대량 피해로 연결될 가능성이 크다. 따라서 무인항공기 시스템의 비행안전성 증진을 위해서는 전파방해 및 기만신호에 대응할 수 있는 보완적 위성항법시스템을 사용이 요구된다. 본 논문에서는 위성항법시스템이 지닌 위협 원인 및 대응 기술을 살펴보고, 국내외 무인항공기에 적용된 위성항법시스템 적용 동향과 위성항법시스템의 위협으로 인해 파급될 수 있는 무인항공기 시스템의 비행안전성 위협 영향성을 분석하고, 무인항공기 시스템의 비행안전성 확보를 위한 위성항법시스템 기능 무력화에 대한 기술적, 제도적 대응방안을 모색하고자 한다.

• Journal of international Conference on Electrical Machines and Systems
• /
• 제3권3호
• /
• pp.248-251
• /
• 2014

As more vehicles become equipped with advanced electronic control systems, more consideration is needed with regards to automotive safety issues related to the effects of electromagnetic waves. Unwanted electromagnetic waves from the antenna, electricity and other electronic devices cause the performance and safety problem of automotive components. In general, Power Integrity and Signal Integrity analysis have been widely used, but these analyses have stayed PCB level. PCB base analysis is different from radiated emission TEST condition so its results are used just for reference. This paper proposes EMC optimization technology using module level 3-dimensional radiation simulation process closed to fundamental test conditions. If module level EMC analysis, which is proposed in this study, is applied to all automotive electronics systems, unexpected EMC noise will be prevented.