• 정보보호학회논문지
• /
• 제21권2호
• /
• pp.149-156
• /
• 2011

전력 분석 공격이 소개되면서 다양한 대응법들이 제안되었고 그러한 대응법들 중 블록 암호의 경우, 암/복호화 연산도중 중간 값이 전력 측정에 의해 드러나지 않도록 하는 마스킹 기법이 잘 알려져 있다. 블록 암호의 마스킹 기법은 비선형 연산에 대한 비용이 가장 크며, 따라서 AES, ARIA, SEED의 경우 S-box에 대한 대응법을 효율적으로 설계해야만 한다. 하지만 기존의 AES, ARIA, SEED의 S-box에 대한 대응 방법은 마스킹 S-box 테이블을 사용하는 방법으로 하나의 S-box당 256 bytes의 RAM을 필수적으로 사용한다. 하지만 가용 RAM의 크기가 크지 않은 경량보안 디바이스에 이러한 기존의 대응법은 사용이 부적합하다. 본 논문에서는 이러한 단점을 보완하기 위해 마스킹 S-box 테이블을 사용하지 않는 새로운 대응법을 제안한다. 본 논문에서 제안하는 새로운 대응 기법은 비용이 적은 ROM을 활용, RAM의 사용량을 줄일 뿐 아니라 마스킹 S-box 테이블 생성 시간을 소요하지 않으므로 축소 라운드마스킹 기법 적용 시 고속화도 가능하다.

• 정보보호학회논문지
• /
• 제21권5호
• /
• pp.59-69
• /
• 2011

암호화 장비에 의해 소비되는 전력이 연산 데이터에 의존하는 특성을 이용한 전력 분석 공격이 제안된 이후, 이러한 연관성을 하드웨어에서 원천적으로 차단할 수 있는 많은 로직들이 개발되었다. 그 중 대부분의 로직들이 채택하고 있는 DRP로직은 전력 소비량을 균형 있게 유지하여, 연산 데이터와 소비 전력 간의 연관성을 제거한다. 하지만, 최근 설계 회로 규모 확장에 따른 semi-custom 디자인 방식의 적용이 불가피하게 되었고, 이러한 디자인 방식은 불균형적인 설계 패턴을 야기하여 DRP로직이 균형적인 전력을 소비하지 않는 문제점을 발생하도록 하였다. 이러한 불균형적인 전력 소비는 전력 분석 공격에 취약점이 된다. 본 논문에서는 이러한 불균형적인 전력 소비 패턴을 제거하기 위하여 양쪽 출력 노드를 동시에 discharge 시켜주는 동작을 추가한 DyCML로직 기반의 새로운 로직을 개발하였다. 본 논문에서는 또한 제안 기법의 성능을 증명하기 위해 1bit fulladder를 구성하여 기존 로직과의 성능을 비교하였다. 제안 로직은 전력 소비량의 균형성을 판단하는 지표인 NED와 NSD값에 대해 최대 60% 이상 성능 향상이 있음이 확인되었으며 전력 소비량 또한 다른 로직에 비하여 최대 55%정도 감소하는 것으로 확인되었다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제4권3호
• /
• pp.105-108
• /
• 2015

본 논문에서는 2011년에 제안된 비트 슬라이스 대합 S-박스에 의한 대칭 SPN 블록 암호에 대한 차분 오류 공격을 제안한다. 이 블록 암호는 AES를 기반으로 설계되었으며, 암호화와 복호화를 동일하게 구성하여 제한적 하드웨어 및 소프트웨어 환경에서 장점을 가지도록 설계되었으므로, 이 블록 암호는 부채널 분석에 대한 안전성을 가져야 한다. 그러나 본 논문에서 제안하는 공격 방법은 1개의 랜덤 바이트 오류 주입과 $2^8$번의 전수 조사를 통해 본 블록 암호의 128-비트 비밀키를 복구한다. 이 분석 결과는 본 블록 암호에 대한 첫 번째 결과이다.

• 대한전자공학회논문지SD
• /
• 제47권2호
• /
• pp.77-86
• /
• 2010

본 논문은 Advanced Encryption Standard(AES) 암호화 코아가 내장된 System-on-a-Chip(SoC)의 스캔 기반 사이드 채널 공격에 의해 발생될 수 있는 비밀 키 정보 누출 방지를 위한 효과적인 스캔 설계 기술을 제안한다. 본 논문에서 제안하는 시큐어 스캔 설계 기술은 IEEE 1149.1의 명령어 방식을 사용하여 거짓 키를 이용한 테스트를 진행한다. 또한 어플리케이션에 최적화 되어있는 암호화 IP 코아를 수정하지 않고 적용을 할 수 있다. SoC상의 IEEE 1149.1 제어기 표준을 유지하며 기존 방식에 비해 낮은 면적오버헤드 및 전력 소모량을 갖는 기술을 제안한다.

• 정보보호학회논문지
• /
• 제24권6호
• /
• pp.1117-1127
• /
• 2014

차분 오류 공격(Differential Fault Analysis)은 블록 암호 알고리즘의 안전성 분석에 널리 사용되는 부채널 기법 중 하나이다. 차분 오류 공격은 대표적인 블록 암호인 DES, AES, ARIA, SEED와 경량 블록 암호인 PRESENT, HIGHT 등에 적용되었다[1,2,3,4,5,6]. 본 논문에서는 최근 주목 받고 있는 국내 경량 블록 암호 LEA(Lightweight Encryption Algorithm)에 대한 차분 오류 공격을 최초로 제안한다. 본 논문에서 제안하는 LEA에 대한 차분 오류 공격은 300개의 선택적 오류 주입 암호문을 이용하여 $2^{35}$의 시간 복잡도로 128 비트 마스터키 전체를 복구한다. 본 연구의 실험 결과, Intel Core i5 CPU, 메모리 8 GB의 일반 PC 환경에서 수집한 오류 주입 암호문을 이용하여, 평균 40분 이내에 마스터 키를 찾을 수 있음을 확인하였다.

• 정보처리학회논문지C
• /
• 제18C권4호
• /
• pp.213-216
• /
• 2011

차분전력공격(Differential Power Analysis, DPA)의 효율성은 수집신호 정렬도를 비롯한 다양한 잡음에 많은 영향을 받는다. 최근에 Ryoo등은 잡음 신호를 극복하여 DPA의 분석성능 향상을 가져오는 효과적인 신호처리기법을 소개했다. 본 논문에서는 기존에 제안된 신호처리기법이 적용되지 않은 경우를 보이고, 이에 대한 해결방안으로 차분파형모델(Differential Trace Model, DTM)을 제안한다. 또한 제안된 DTM이 DPA 분석에 적합한가에 대해 이론적으로 증명하고 실험을 통해 검증한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2024년도 춘계학술발표대회
• /
• pp.367-370
• /
• 2024

양자컴퓨터 시대가 눈앞에 도래한 지금 차세대 암호로 주목받고 있는 양자 내성 암호는 다양한 수학적 알고리즘에 안전성을 기반하고 있으나 이 안전성을 위협하는 대표적인 공격 기법 중 하나인 부채널 분석 공격에 대응하기 위한 노력들이 계속되어 왔다. 이 논문에서는 코드 기반 양자 내성 암호를 중심으로 알고리즘에 위협적인 부채널 분석 공격에 대한 연구 동향을 분석하였다. 그리고 NIST 에서 PQC 표준화를 위해 Round 를 진행 중인 후보 중 하나인 코드 기반 알고리즘 MEDS 에 대해 소개하고, MEDS 알고리즘의 최적화를 위해 기존에 연구되었던 코드 기반 암호에 대한 부채널 분석 공격 대응 측면에서의 알고리즘의 안전성 확보라는 보안 비용과 하드웨어 가속 등을 통한 성능 향상이 적절한 조화를 이룰 수 있도록 설계하기 위한 방안에 대해 알아보았다.

• 수산해양기술연구
• /
• 제38권1호
• /
• pp.43-57
• /
• 2002

본 연구는 고성능 전개판을 개발하기 위하여 전개판 주변의 유동장을 계측할 수 있는 해석 방법을 제시하고자 하였다. 실험 방법으로는 CFD를 이용한 유동장의 수치 해석과 유동장의 정량적, 정성적 계측이 가능한 PIV 실험방법을 사용하였다. 본 실험에서는 전개판 주변의 가시화된 영상을 PIV 기법을 이용한 화상처리로 유동특성을 해석하였으며, 이 결과를 CFD에 의한 해석 결과와 유동 패턴을 비교하였다. 또한, 회류 수조에서의 양력 계수 및 항력계수의 계측 결과를 상호 비교 하였다. 그 결과, 수치 해석된 결과와 PIV의 실험 결과는 정성적으로 매우 잘 일치하였으며, 물리적으로 타당성을 확인할 수 있었다. 그 결과는 다음과 같다. (1) 전개판의 유동장 분석을 위하여 레이저 광원을 이용한 가시화 실험을 실시하고, PIV 기법으로 화상분석을 실시하였으며, 유동입자의 흐름으로도 충분한 정성적인 유체운동의 경향을 파악할 수 있었다 (2) PIV해석결과가 정량적인 결과이므로 이를 다양한 후처리 방법을 통해 속도벡터장, 순간 유동장, 평균 와도로 나타내어 유동장의 변화를 확인할 수 있었다. (3) 최대전개력계수가 나타난 영각 24$^{\circ}$에서 비교한 CFD와 PIV 해석 결과, 유동 패턴은 유사하였고, 두 경우 모두 전개판 후연에서 약간의 경계층 박리가 발생하였으나 양호한 흐름을 보였다. (4) PIV에 의한 속도 벡터도, 순간 유선도, 평균 와도로 후처리한 결과, 영각 24$^{\circ}$에서부터 경계층 박리 현상이 일어나기 시작하여, 영각 28$^{\circ}$이상이 되면 심하게 전연으로 발생지점이 이동하게 되고, 그 폭도 확대됨을 확인할 수 있었다.

• 정보보호학회논문지
• /
• 제21권1호
• /
• pp.153-166
• /
• 2011

최근 모바일 기기를 통한 인터넷 접속이 급격하게 증가함에 따라 모바일 보안의 중요성이 크게 대두되고 있다. 특히 우선 인터넷을 통해 개인정보나 금융정보와 같은 중요한 정보가 전달되는 경우 정보 노출의 우려가 크게 증가하므로 이를 방지하기 위해 다양한 암호화 알고리즘들이 개발되어 사용되고 있다. 그러나 이론적으로는 매우 안전한 것으로 알려진 암호화 알고리즘들도 암호화가 수행되는 동안 기기에서 누설되는 물리적 신호를 이용하는 부채널 공격에는 취약성을 드러내는 경우들이 많다. 이러한 문제를 해결하기 위해서는 부채널 공격에 대한 분석 빛 예상되는 성능 개선안 등에 대한 연구가 선행되어야 한다. 부채널 공격 방법 중에서 전력 분석 공격은 매우 효과적이고 강력한 방법으로 알려져 있다. 그러나 전력 분석 공격의 성능을 보장하기 위해서는 수집된 전력 신호가 잘 정렬되어야 하나, 실제 전력 신호 측정 시 측정오차나 랜덤 클럭과 같은 부채널 공격 대응 방법 등으로 인해 시간 왜곡이 빈번하게 발생하므로 전력 분석 공격 성능이 저하되는 문제가 있다. 이러한 오정렬 문제를 해결하기 위해 다양한 정렬 방법이 제안되었으나, 기존 방법들은 많은 연산량이 요구되고 한 파형 내에서 시간 지연이 변화하는 경우에 효과적으로 대처하지 못하는 단점이 있다. 이러한 문제를 극복하기 위해 본 논문에서는 기준 신호의 피크 (peak)를 이용해 신호를 정렬하는 방법을 제안한다. 모의실험을 통해, 제안하는 정렬 방법이 기존의 정렬 방법보다 전력 분석 공격에서 매우 효과적임을 보인다.

• 대한전자공학회논문지SD
• /
• 제41권9호
• /
• pp.73-84
• /
• 2004

본 논문에서는 하드웨어 상에 구현된 암호 프리미티브의 안전성을 위협할 수 있는 부채널 공격의 하나인 단순 전력 분석 (Simple Power Analysis)에 대응하는 알고리즘을 제안하고 이를 하드웨어로 구현하고자 한다. 제시하는 알고리즘은 기존에 알려진 대응 알고리즘보다 스칼라 곱셈 방법이 보다 효율적인 장점이 있다. 기존의 대응 알고리즘은 연산의 종속성 때문에 하드웨어의 장점인 병렬 처리 기법을 효율적으로 적용하기 어려운 단점이 존재한다. 이러한 단점을 보완코자 본 논문에서 제시하는 알고리즘은 동작 성능의 저하를 최소화하기 위해 역원 계산 시간 동안 곱셈 및 제곱 연산을 수행할 수 있도록 구성하였다. 또한 하드웨어 기술 언어인 VHDL(VHSIC Hardware Description Language)로 제안 알고리즘을 구현하여 성능 검증을 수행하였으며 이의 활용을 모색하였다. 하드웨어 합성은 Syplify pro7.0을 사용하였으며, 타겟 칩 Xillinx VirtexE XCV2000EFG1156을 대상으로 하였을 때 전체 등가 게이트는 60,608게이트, 최대 동작 주파수는 약 30Mhz로 산출되었다. 본 논문에서 제시한 스칼라 곱셈기는 전자 서명(Digital Signature), 암호화(Encryption) 및 복호화(Decryption), 키 교환(Key Exchange)등의 핵심 연산으로 사용될 수 있을 것으로 보이며, 자원 제약이 심한 Embedded-Micom 환경에 적용하였을 경우, 단순 전력 분석에 안전하면서 효율적인 연산 기능을 제공할 수 있을 것으로 보인다.