• E2M - 전기 전자와 첨단 소재
• /
• 제16권9호
• /
• pp.64.1-64
• /
• 2003

A metal-ferroelectric [SrBi$_2$Ta$_2$O$\_$9/ (SBT)-high-k-insulator(PrOx)-semiconductor(Si) structure has been fabricated and evaluated as a key part of metal-ferroelectric-insulator-semiconductor-field-effect-transistor MFIS-FET memory, aiming to improve the memory retention characteristics by increasing the dielectric constant in the insulator layer and suppressing the depolarization field in the SBT layer. A 20-nm PrOx film grown on Si(100) showed both a high of about 12 and a low leakage current density of less than 1${\times}$ 10e-8 A/$\textrm{cm}^2$ at 105 MV/cm. A 400-nm SBT film prepared on PrOx/Si shows a preferentially oriented (105) crystalline structure, grain size of about 130 nm and subface roughness of 3.2 nm. A capacitance-voltage hysteresis is confirmed on the Pt/SBT/PrOx/Si diode with a memory window of 0.3V at a sweep voltage width of 12 V. The memory retention time was about 1 104s, comparable to the conventional Pt/SBT/SiO$\_$x/N$\_$y/(SiO$\_$N/)/Si. The gradual change of the capacitance indicates that some memory degradation mechanism is different from that in the Pt/SBT/SiON/Si structure.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.87-87
• /
• 1999

본 연구에서는 Pulsed Laser Deposition(이하 PDL)방법을 이용하여 Si기판에 (Ba,Sr)TiO3(이하 BST)박막을 MFS-FET(Metal-Ferroelectric-Semiconductor Field-effect Transistor)구조로 제조하였으며 BST박막의 강유전성이 BST 박막에 유도되는 응력에 어떤 영향을 받는지 살펴보았다. 본 연구에서는 완충막을 사용함으로써 BST박막과 완충막간의 격자부정합을 이용하여 BST박막에 강유전성을 유도하려고 하였다. 또한 MFS-FET구조의 BST박막에 유도되는 응력조절을 위하여 BST박막과 완충막의 두께를 변화하였으며 XRD를 통한 구조 분석 및 C-V test를 통한 전기적 특성을 관찰을 하였다. PLD법을 통해서 epitaxial 성장된 BST 박막에서는 Si에 epitaxial 성장된 완충막과의 격자부정합에 의한 BST박막내의 자발분극의 발생이 예상된다. 따라서, 본 연구는 강유전체의 자발분극에 의하여 발생되는 C-V 이력현상이 BST박막과 완충막과의 격자부정합에 의한 응력에 의해 발생될 것으로 예상하여, BST 박막에 유도되는 응력과 C-V 이력현상의 관계를 통하여 상온에서 상유전성을 갖는 BST가 응력에 의하여 어느 정도의 강유전성을 나타내는지를 밝히기 위해 진행되었다. 본 연구에서 사용된 완충막은 YSZ(Yttria Stabilized Zirconia)박막으로 0.4mTorrO2 분위기 하에서 600~80$0^{\circ}C$의 온도에서 증착하여 상형성을 살펴보았고 $700^{\circ}C$에서 epitaxial 성장을 확인하였으며 두께는 30~$\AA$으로 변화하였다. 또한 BST박막은 완충막과의 전압분배를 고려해 300~2000$\AA$으로 두께를 변화를 시키며 증착하였다. MFS 구조에서 Al 전극을 사용하여 완충막과 BST박막간의 두께 변화에 따른 Capacitance - Voltage(C-V) 측정을 하였으며 이를 통하여 강유전상의 특성인 C-V 이력현상을 관찰하였다. 그 결과 YSZ 박막에서는 C-V 이력현상이 나타나지 않았으며 BST 박막에서는 약 1.2V의 C-V이력현상이 보였다.

• Bulletin of the Korean Chemical Society
• /
• 제28권11호
• /
• pp.2056-2060
• /
• 2007

A successful combination of “oxygen-assisted chemical vapor deposition (CVD) process” and Co catalyst nanoparticles to grow highly pure single walled carbon nanotubes (SWNTs) was demonstrated. Recently, it was reported that addition of small amounts of oxygen during CVD process dramatically increased the purity and yield of carbon nanotubes. However, this strategy could not be applied for discrete Fe nanoparticle catalysts from which appropriate yields of SWNTs could be grown directly on solid substrates, and fabricated into field effect transistors (FETs) quite efficiently. The main reason for this failure is due to the carbothermal reduction which results in SiO2 nanotrench formation. We found that the oxygen-assisted CVD process could be successfully applied for the growth of highly pure SWNTs by switching the catalyst from Fe to Co nanoparticles. The topological morphologies and p-type transistor electrical transport properties of the grown SWNTs were examined by using atomic force microscope (AFM), Raman, and from FET devices fabricated by photolithography.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제45회 하계 정기학술대회 초록집
• /
• pp.289-289
• /
• 2013

While there are plenty of studies on synthesizing semiconducting germanium nanowires (Ge NWs) by vapor-liquid-solid (VLS) process, it is difficult to inject dopants into them with uniform dopants distribution due to vapor-solid (VS) deposition. In particular, as precursors and dopants such as germane ($GeH_4$), phosphine ($PH_3$) or diborane ($B_2H_6$) incorporate through sidewall of nanowire, it is hard to obtain the structural and electrical uniformity of Ge NWs. Moreover, the drastic tapered structure of Ge NWs is observed when it is synthesized at high temperature over $400^{\circ}C$ because of excessive VS deposition. In 2006, Emanuel Tutuc et al. demonstrated Ge NW pn junction using p-type shell as depleted layer. However, it could not be prevented from undesirable VS deposition and it still kept the tapered structures of Ge NWs as a result. Herein, we adopt $C_2H_2$ gas in order to passivate Ge NWs with carbon sheath, which makes the entire Ge NWs uniform at even higher temperature over $450^{\circ}C$. We can also synthesize non-tapered and uniformly doped Ge NWs, restricting incorporation of excess germanium on the surface. The Ge NWs with carbon sheath are grown via VLS process on a $Si/SiO_2$ substrate coated 2 nm Au film. Thin Au film is thermally evaporated on a $Si/SiO_2$ substrate. The NW is grown flowing $GeH_4$, HCl, $C_2H_2$ and PH3 for n-type, $B_2H_6$ for p-type at a total pressure of 15 Torr and temperatures of $480{\sim}500^{\circ}C$. Scanning electron microscopy (SEM) reveals clear surface of the Ge NWs synthesized at $500^{\circ}C$. Raman spectroscopy peaked at about ~300 $cm^{-1}$ indicates it is comprised of single crystalline germanium in the core of Ge NWs and it is proved to be covered by thin amorphous carbon by two peaks of 1330 $cm^{-1}$ (D-band) and 1590 $cm^{-1}$ (G-band). Furthermore, the electrical performances of Ge NWs doped with boron and phosphorus are measured by field effect transistor (FET) and they shows typical curves of p-type and n-type FET. It is expected to have general potentials for development of logic devices and solar cells using p-type and n-type Ge NWs with carbon sheath.

• 한국전자파학회논문지
• /
• 제14권5호
• /
• pp.536-541
• /
• 2003

본 논문에서는 다이아몬드 표면에의 산소흡착을 억제함으로써 양호한 전기적특성을 가지는 다이아몬드 MISFET를 제작하기 위해 초고진공 프로세스(ultrahigh vacuum process)에 의해 A1/Ca $F_2$/diamond MISFET를 제작하였다. 박막반도체 다이아몬드의 표면도전층으로서는 불소종단에 의해 형성되는 표면 도전층을 이용하였다. 초고진공 프로세스에 의해 제작된 A1/Ca $F_2$/diamond MISFET로부터 상용화된 실리콘 MOSFET와 동등한 레벨인~$10^{11}$ /$cm^2$ eV의 저농도의 표면준위밀도가 관측되었고, 유효이동도 $\mu$ $e_{ff}$ 는 이제까지 발표된 박막반도체 다이아몬드 FET중 최고치인 300 $cm^2$/Vs 이었다. 본 논문에서는 또한 초고진공 프로세스에 의해 제작된 Al/Ca $F_2$/diamond MISFET를 이용하여 인버터회로(inverter circuit)를 제작하였으며, 고온고주파 환경에서 양호한 전기적 특성을 관찰하였다. 본 논문의 특징은 초고진공 프로세스에 의해 제작된 불소화 다이아몬드 박막반도체 MISFET에 관한 최초의 보고이며, 또한 다이아몬드 박막반도체 MISFET의 인버터회로(inverter circuit)동작에 관한 최초의 보고이다.다.

• 한국전기전자재료학회논문지
• /
• 제32권3호
• /
• pp.201-206
• /
• 2019

This report constitutes the first demonstration in Korea of single-crystal lateral gallium oxide ($Ga_2O_3$) as a metal-oxide-semiconductor field-effect-transistor (MOSFET), with a breakdown voltage in excess of 480 V. A Si-doped channel layer was grown on a Fe-doped semi-insulating ${\beta}-Ga_2O_3$ (010) substrate by molecular beam epitaxy. The single-crystal substrate was grown by the edge-defined film-fed growth method and wafered to a size of $10{\times}15mm^2$. Although we fabricated several types of power devices using the same process, we only report the characterization of a finger-type MOSFET with a gate length ($L_g$) of $2{\mu}m$ and a gate-drain spacing ($L_{gd}$) of $5{\mu}m$. The MOSFET showed a favorable drain current modulation according to the gate voltage swing. A complete drain current pinch-off feature was also obtained for $V_{gs}<-6V$, and the three-terminal off-state breakdown voltage was over 482 V in a $L_{gd}=5{\mu}m$ device measured in Fluorinert ambient at $V_{gs}=-10V$. A low drain leakage current of 4.7 nA at the off-state led to a high on/off drain current ratio of approximately $5.3{\times}10^5$. These device characteristics indicate the promising potential of $Ga_2O_3$-based electrical devices for next-generation high-power device applications, such as electrical autonomous vehicles, railroads, photovoltaics, renewable energy, and industry.

• 센서학회지
• /
• 제29권1호
• /
• pp.14-18
• /
• 2020

This study investigates the nitrogen dioxide (NO₂) sensing characteristics of an Si MOSFET gas sensor with a tungsten trioxide (WO₃) sensing layer deposited using the sputtering method. The Si MOSFET gas sensor consists of a horizontal floating gate (FG) interdigitated with a control gate (CG). The WO₃ sensing layer is deposited on the interdigitated CG-FG of a field effect transistor(FET)-type gas sensor platform. The sensing layer is deposited with different thicknesses of the film ranging from 100 nm to 1 ㎛ by changing the deposition times during the sputtering process. The sensing characteristics of the fabricated gas sensor are measured at different NO₂ concentrations and operating temperatures. The response of the gas sensor increases as the NO₂ concentration and operating temperature increase. However, the gas sensor has an optimal performance at 180℃ considering both response and recovery speed. The response of the gas sensor increases significantly from 24% to 138% as the thickness of the sensing layer increases from 100 nm to 1 ㎛. The sputtered WO₃ film consists of a dense part and a porous part. As reported in previous work, the area of the porous part of the film increases as the thickness of the film increases. This increased porous part promotes the reaction of the sensing layer with the NO₂ gas. Consequently, the response of the gas sensor increases as the thickness of the sputtered WO₃ film increases.

• 대한전자공학회논문지
• /
• 제26권7호
• /
• pp.83-89
• /
• 1989

강유전성 $PbTiO_3$ 박막을 rf스터링으로 기판온도 $100{\sim}150^{\circ}C$에서 형성시켰다. 이 박막의 구조는 X선 회절결과 비정질 형태로 파이로클로어 구조를 갖고 있었다. 이 박막을 열에 의해 어닐링한 경우는 $550^{\circ}C$에서, 레이저의 주사로 어닐링한 경우는 레이저 출력이 50watts일때 가장 우수한 결정 구조를 구할 수 있었다. 집합에서의 계면 특성을 구하기 위하여 MFS(metal-ferroelectric-semiconductor)및 MFOS(metal-ferroelectric-oxide-semiconductor) 구조를 형성하여 C-V특성을 조사하였다. 이때 MFS보다 MFOS의 경우가 Si표면에 sputter에 의한 결함이 작음을 알 수 있었다.

• 한국세라믹학회지
• /
• 제39권12호
• /
• pp.1128-1132
• /
• 2002

MFS-FET(Metal-Ferroelectric-Semiconductor Field Effect Transistor) 구조의 비휘발성 기억소자용 $ReMnO_3$(Re:Y, Ho, Er) 박막을 금속 유기 화학 기상 증착법(MOCVD)으로 증착하였다. $ReMnO_3$ 박막을 Si(100) 기판 위에 700${\circ}C$-2시간 증착 시켜 결정화를 위해 대기 중에서 900${\circ}C$-1시간 열처리 시 육방정계(hexagonal) 단일상의 $ReMnO_3$ 박막을 형성하였다. 육방정계 단일상 구조에서 $ReMnO_3$ 박막의 강유전 특성은 c-축 배향성에 의존하였으며, c-축 배향성이 우수한 $YMnO_3$ 박막의 잔류 분극(Pr) 값은 105 nC/$cm^2$로 가장 우수하였다. 또한 누설 전류 밀도(leakage current density) 값은 미세구조의 결정립 크기에 의존하였으며, 결정립 크기가 100∼150 nm인 $YMnO_3$ 박막의 누설 전류 밀도 값은 인가전압 0.5 V에서 $10^{-8}$ A/$cm^2$을 나타내었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.400-401
• /
• 2012

그래핀(Graphene)은 열 전도도가 높고 전자 이동도(200 000 cm2V-1s-1)가 우수한 전기적 특성을 가지고 있어 전계 효과 트랜지스터(Field effect transistor; FET), 유기 전자 소자(Organic electronic device)와 광전자 소자(Optoelectronic device) 같은 반도체 소자에 응용 가능하다. 그러나 에너지 밴드 갭이 없기 때문에 소자의 전기적 특성이 제한되는 단점이 있다. 최근에는 아크 방출(Arc discharge method), 화학적 기상 증착법(Chemical vapor deposition; CVD), 이온-조사법(Ion-irradiation) 등을 이용한 이종원자(Hetero atom)도핑과 화학적 처리를 이용한 기능화(Functionalization) 등의 방법으로 그래핀을 도핑 후 에너지 밴드 갭을 형성시키는 연구 결과들이 보고된 바 있다. 그러나 이러한 방법들은 표면이 균일하지 않고, 그래핀에 많은 결함들이 발생한다는 단점이 있다. 이러한 단점을 극복하기 위해 자가조립 단층막(Self-assembled monolayers; SAMs)을 이용하여 이산화규소(Silicon oxide; SiO2) 기판을 기능화한 후 그 위에 그래핀을 전사하면 그래핀의 일함수를 쉽게 조절하여 소자의 전기적 특성을 최적화할 수 있다. SAMs는 그래핀과 SiO2 사이에 부착된 매우 얇고 안정적인 층으로 사용된 물질의 특성에 따라 운반자 농도나 도핑 유형, 디락 점(Dirac point)으로부터의 페르미 에너지 준위(Fermi energy level)를 조절할 수 있다[1-3]. 본 연구에서는 SAMs한 기판을 이용하여 그래핀의 도핑 효과를 확인하였다. CVD를 이용하여 균일한 그래핀을 합성하였고, 기판을 3-Aminopropyltriethoxysilane (APTES)와 Borane-Ammonia(Borazane)을 이용하여 각각 아민 기(Amine group; -NH2)와 보론 나이트라이드(Boron Nitride; BN)로 기능화한 후, 그 위에 합성한 그래핀을 전사하였다. 기판 위에 NH2와 BN이 SAMs 형태로 존재하는 것을 접촉각 측정(Contact angle measurement)을 통해 확인하였고, 그 결과 NH2와 BN에 의해 그래핀에 도핑 효과가 나타난 것을 라만 분광법(Raman spectroscopy)과 X-선 광전자 분광법(X-ray photoelectron spectroscopy: XPS)을 이용하여 확인하였다. 본 연구 결과는 안정적이면서 패턴이 가능하기 때문에 그래핀을 기반으로 하는 반도체 소자에 적용 가능할 것이라 예상된다.