

초고진공 프로세스에 의해 제작된 Al/CaF₂/Diamond MISFET의 개선된 전기적 특성과 인버터회로에의 응용

Highly Improved Electrical Properties of Al/CaF₂/Diamond MISFET Fabricated by Ultrahigh Vacuum Process and Its Application to Inverter Circuit

운영

Young Yun

요약

본 논문에서는 다이아몬드 표면에의 산소흡착을 억제함으로써 양호한 전기적특성을 가지는 다이아몬드 MISFET를 제작하기 위해 초고진공 프로세스(ultrahigh vacuum process)에 의해 Al/CaF₂/diamond MISFET를 제작하였다. 박막반도체 다이아몬드의 표면도전층으로서는 불소종단에 의해 형성되는 표면 도전층을 이용하였다. 초고진공 프로세스에 의해 제작된 Al/CaF₂/diamond MISFET로부터 상용화된 실리콘 MOSFET와 동등한 레벨인 $\sim 10^{11} / \text{cm}^2 \text{ eV}$ 의 저농도의 표면준위밀도가 관측되었고, 유효이동도 μ_{eff} 는 이제까지 발표된 박막반도체 다이아몬드 FET중 최고치인 $300 \text{ cm}^2/\text{Vs}$ 이었다. 본 논문에서는 또한 초고진공 프로세스에 의해 제작된 Al/CaF₂/diamond MISFET를 이용하여 인버터회로(inverter circuit)를 제작하였으며, 고온고주파 환경에서 양호한 전기적 특성을 관찰하였다. 본 논문의 특징은 초고진공 프로세스에 의해 제작된 불소화 다이아몬드 박막반도체 MISFET에 관한 최초의 보고이며, 또한 다이아몬드 박막반도체 MISFET의 인버터회로(inverter circuit)동작에 관한 최초의 보고이다.

Abstract

In order to avoid oxygen contamination on the diamond surface as far as possible during the device process, the Al/CaF₂/diamond MISFET(metal-insulator-semiconductor field-effect transistor) was prepared by ultrahigh vacuum process and its electrical properties were investigated. The surface conductive layer of fluorinated diamond surface was employed for the conducting channel of the MISFET. The observed effective mobility(μ_{eff}) of the MISFET was $300 \text{ cm}^2/\text{Vs}$, which is the highest value obtained until now in the diamond FET. Besides, the measured surface state density of the device was $\sim 10^{11}/\text{cm}^2 \text{ eV}$, which is comparable with conventional Si MOSFETs(metal-oxide-semiconductor field-effect-transistors). This work is the first report of the fluorinated diamond MISFET prepared by ultrahigh vacuum process and its application to inverter circuit.

Key words : Diamond, MISFET, Ultrahigh Vacuum Process, Inverter Circuit, Effective Mobility, Surface State

I. 서론

박막반도체 다이아몬드는 5.5 eV의 높은 밴드에

너지 갭, $4 \times 10^6 (\text{V}/\text{cm})$ 높은 브레이크다운 전계, 물질중 최고의 열전도율, 5.9의 낮은 비유전율, 내방사 특성 등으로 하드 일렉트로닉스 반도체소자(고온,

마쓰시타전기 반도체 디바이스연구센타(Semiconductor Device Research Center, Matsushita Electric Industrial Co., Ltd.)

·논문번호 : 20030221-032
·수정완료일자 : 2003년 3월 14일

초고진공 프로세스에 의해 제작된 Al/CaF₂/Diamond MISFET의 개선된 전기적 특성과 인버터회로에의 응용

고출력, 고주파동작용, 그리고 방사선환경에서의 동작용 반도체소자)로서 기대되어지고 있다. 특히 수소 프라즈마 처리에 의해 형성된 표면 전도층을 이용하는 수소화 다이아몬드(hydrogenating diamond)^{[1]~[3]}와 고온에서의 다이아몬드 표면에의 불소종단(fluorine termination)에 의해 형성된 표면 전도층을 이용하는 불소화 다이아몬드(Fluorinated diamond)^[4]는 최근 들어 하드 일렉트로닉스 동작용 반도체소자로서 주목을 끌고 있다. 이중 수소화 다이아몬드에 대한 전계효과 트랜지스터로서의 응용은 여러 연구그룹에 의해 행하여졌으며^{[1]~[3],[5]}, MIS 계면(metal insulator-semiconductor)의 전기적특성에 대한 연구도 충분히 행하여졌다^[5]. 수소화 다이아몬드 박막반도체를 이용한 MIS 다이오드와 MISFET의 전기적 특성에 대한 연구결과로부터, 박막반도체 다이아몬드 표면에 있어서 산소흡착은 표면준위밀도를 증가시켜 MIS 계면의 전기적 특성을 저하시킴을 알 수 있었고, 그리고 MISFET의 양호한 전기적 특성을 위해서는 가능한한 무산소 환경에서 FET를 제작하는 것이 중요한 key-point임을 알았다^[5].

본 논문에서는 다이아몬드 박막반도체 표면에 있어서의 산소흡착을 최대한 억제하기 위해서 10-9 Torr의 초고진공 프로세스(ultrahigh vacuum process)에 의해 다이아몬드 박막반도체 MISFET를 제작하였다. 박막반도체 다이아몬드로서는 불소화 다이아몬드^[4]를 이용하였다. 수소화 다이아몬드 박막반도체의 경우 성막후의 as-grown 상태에서의 표면 전도층의 캐리어농도 (표면 전도도)가 인위적으로 제어 불가능하나^{[1]~[3]}, 불소화 다이아몬드 박막반도체의 경우 고온 불소 종단온도에 의해 표면 전도도를 인위적으로 제어할 수 있다는 장점이 있다^[4]. 본 논문에서는 초고진공 프로세스에 의해 불소화 박막반도체 다이아몬드 MISFET를 제작하였으며, MISFET로부터 상용화된 실리콘 MOS(metal-oxide-semiconductor) 전계효과 디바이스와 동등한 레벨인 $\sim 10^{11}/\text{cm}^2 \text{ eV}$ 의 표면준위밀도가 관측되었다. 그리고 유효이동도(effective mobility) μ_{eff} 는 이제까지 발표된 다이아몬드 박막반도체 FET^{[1]~[3],[5]} 중 최고치인 $300 \text{ cm}^2/\text{Vs}$ 이었다. 본 논문에서는 또한 초고진공 프로세스에 의해 제작된 다이아몬드 박막반도체 MISFET를 이용하여 인버터회로(inverter circuit)

를 제작하였으며 200°C, 500 MHz의 고온고주파환경에서 양호한 전기적특성을 관찰하였다. 본 논문의 특징은 초고진공 프로세스에 의해 제작된 불소화 다이아몬드 박막반도체 MISFET에 관한 최초의 보고이며, 또한 다이아몬드 박막반도체 MISFET의 인버터회로(inverter circuit)동작에 관한 최초의 보고이다.

II. 본 론

2-1 Al/CaF₂/Diamond MISFET의 초고진공 프로세스에 의한 제작절차

초고진공 프로세스에 의해 제작된 MISFET(샘플명 FCaF₂_UHV)의 제작절차는 다음과 같다. MISFET의 제작을 위해서 호모에피택셜(homoepitaxial) 100 다이아몬드 기판 위에 박막반도체 다이아몬드층을 CVD(chemical vapor deposition)법에 의해 제작하였으며, 상기 박막반도체 다이아몬드층을 형성하기 위해 800°C의 고온환경에서 H₂와 CO 가스가 이용되었다. 박막반도체 다이아몬드층의 두께는 대략 1 μm이며, 표면전도층으로는 고온에서의 CaF₂ 증착에 의한 다이아몬드표면의 불소종단에 의해 형성되는 표면전도층을 이용하였다^[4]. 800°C의 환경에서 CVD 법에 의해서 박막반도체 다이아몬드 성장시킨 후로부터 대기 중으로 다이아몬드를 꺼내기 전 까지 다이아몬드를 표면에의 잔류산소 흡착을 막기 위하여 CVD 챔버를 10^{-9} Torr의 초고진공 환경으로 유지하였다. 소스 드레인 전극으로서는 티탄/합금(Pt/Ti)이 이용되었으며, 다이아몬드 표면과 금속의 오믹접합을 위해 고온 앤네일링(annealing)을 수행하였다. 또한 소스 드레인 전극형성시의 고온 (500°C) 챔버내의 잔류산소흡착을 방지하기 위해 10^{-9} Torr의 초고진공환경에서 고온 앤네일링을 수행하였다. 그리고 게이트 절연막으로서는 비 산화물인 CaF₂가 이용되었는데, 다이아몬드 박막반도체 표면에의 불소종단층을 형성하기 위해, 500°C의 고온에서 CaF₂가 전자빔증착법(electron beam deposition method)에 의해서 성막되었고^[4], CaF₂의 전자빔증착도 10^{-9} Torr의 초고진공환경에서 수행되었다. 게이트 메탈로서는 Al이 이용되었는데, 이는 열 필라멘트법(hot filament method)에 의해 증착되었다.

그리고 본 논문에서는 불소화 다이아몬드 표면에

서의 잔류산소 흡착(residual oxygen adsorption) 영향을 조사하기 위해서 잔류산소 환경에서 두 종류의 MISFET가 별도로 제작되었다. 각 샘플의 제작조건은 표1에 요약되어 있다. 본 논문의 MISFET 단면 구조와 사진은 그림 1(a)와 (b)에 나타나 있다.


2-2 Al/CaF₂/Diamond MISFET의 표면준위분포

본 논문에서는 FET 제작시에 다이아몬드 표면에 있어서 챔버내의 잔류산소 흡착까지도 방지하기 위해서 초고진공 프로세스에 의해 MISFET를 제작하였다. 그리고, 제작된 MISFET의 다이아몬드 박막반도체 표면에 존재하는 표면준위를 정량적으로 고찰하고, 그리고 불소화 다이아몬드 박막반도체 표면에


표 1. 다양한 박막반도체 다이아몬드 MISFET의 제작조건

Table 1. Preparation conditions of various diamond MISFETs.

샘플명	Al/CaF ₂ /diamond MISFET의 제작조건
FCaF ₂ _UHV	<ol style="list-style-type: none"> CVD 성막후 800°C에서 실온으로 냉각될 때까지, 다이아몬드 표면에의 잔류산소흡착을 방지하기 위해 CVD 챔버를 10⁻⁹ Torr의 초고진공환경으로 유지 500°C에서 소스 드레인 전극 아니링 시에 챔버를 10⁻⁹ Torr의 초고진공환경으로 유지 500°C에서 CaF₂ 게이트 절연막 형성 시에 챔버를 10⁻⁹ Torr의 초고진공환경으로 유지
FCaF ₂ _O ₄	<ol style="list-style-type: none"> CVD 성막후 800°C에서 실온으로 냉각될 때까지, CVD 챔버를 10⁻⁴ Torr의 산소환경으로 유지 500°C에서 소스 드레인 전극 아니링 시에 챔버를 10⁻⁴ Torr의 산소환경으로 유지 500°C에서 CaF₂ 게이트 절연막 형성 시에 챔버를 10⁻⁴ Torr의 산소환경으로 유지
FCaF ₂ _O ₂	<ol style="list-style-type: none"> CVD 성막후 800°C에서 실온으로 냉각될 때까지, CVD 챔버를 10⁻² Torr의 산소환경으로 유지 500°C에서 소스 드레인 전극 아니링 시에 챔버를 10⁻² Torr의 산소환경으로 유지 500°C에서 CaF₂ 게이트 절연막 형성 시에 챔버를 10⁻² Torr의 산소환경으로 유지



(a)



(b)

그림 1. (a) 박막반도체 다이아몬드 MISFET의 단면 구조

(b) 박막반도체 다이아몬드 MISFET의 사진

Fig. 1. (a) A schematic cross section of the completed diamond MISFET

(b) An optical micrography of the completed diamond MISFET.




그림 2. MISFET의 박막반도체 다이아몬드 표면에 존재하는 표면준위 분포

Fig. 2. Surface state density distributions existing on the diamond film surfaces of various MISFETs.

있어서의 산소의 유해성을 살펴보기 위해서, 널리 알려진 Terman method^[6]를 이용하여 MISFET의 C-V(capacitance-voltage) 특성측정결과로부터 표면준위를 계산하였다.

그림 2는 수 종류의 MISFET의 다이아몬드 표면에 존재하는 표면준위 분포를 보여준다. 흰 서클은 MISFET FCaF₂_O₄의 표면준위 분포에 해당하며, 크로스형은 MISFET FCaF₂_O₂의 표면준위 분포에 해당하며, 검은 삼각형은 초고진공 프로세스에 의해

제작된 MISFET FCaF₂_UHV의 표면준위 분포에 해당한다. 그림에서 알 수 있는 바와 같이 박막반도체 다이아몬드 표면이 제작 중에 다량의 산소에 노출될수록 (표 1의 제작조건 참조) 표면준위밀도가 높아짐을 알 수 있다. 즉 초고진공 프로세스에 의해 제작된 MISFET FCaF₂_UHV의 다이아몬드 표면에 존재하는 표면준위밀도는 대략 $\sim 10^{10} \sim 10^{12}/\text{cm}^2 \text{ eV}$ 정도이며, FET동작시의 Fermi level 위치인 가전자대(valence band) 근방에서는 대략 $\sim 10^{11}/\text{cm}^2 \text{ eV}$ 정도이다. 이는 상용화된 실리콘 MOSFET와 동등한 레벨이다. 그외의 MISFET의 다이아몬드 표면에 존재하는 표면준위밀도는 대략 $\sim 10^{12} \sim 10^{15}/\text{cm}^2 \text{ eV}$ 정도이며, 가전자대(valence band) 근방에서는 대략 $\sim 10^{14} \sim 10^{15}/\text{cm}^2 \text{ eV}$ 정도이다. 표 1의 MISFET의 제작절차를 고려하면, 상기 결과는 다이아몬드 MISFET의 제작에 있어서 $10^{-2} \sim 10^{-4}$ Torr의 챔버내의 잔류산소도 다이아몬드 박막반도체 표면에 매우 유해함을 알 수 있다.

2-3 초고진공 프로세스에 의해 제작된 Al/CaF₂/Diamond MISFET의 전기적 특성

본 논문에서는 처음으로 초고진공 프로세스에 의해 불소화 다이아몬드 박막반도체 MISFET를 제작하였다. MISFET의 전기적 특성을 비교하기 위해서 본 논문에서는 세 종류의 Al/CaF₂/diamond MISFET가 제작되었다(표 1 참조).

초고진공 프로세스에 의해 제작된 MISFET FC_aF₂_UHV의 실온에서의 드레인 전류-전압(I_D-V_D) 특성 측정결과가 그림 3에 나타나 있다. 그림 4는 전류-전압(I_D-V_D) 특성으로부터 구한 드레인 컨덕턴스를 보여주며, 전기적 특성 비교를 위해 표 1의 다른 두 종류의 MISFET의 드레인 컨덕턴스도 함께 보여준다. 초고진공 프로세스에 의해 제작된 MISFET에 대하여, 그림 4의 드레인 컨덕턴스특성으로부터 구한 유효이동도 μ_{eff} 는 이제까지 발표된 다이아몬드 박막반도체 FET^{[1]~[3][5]} 중 최고치인 $300 \text{ cm}^2/\text{Vs}$ 이었다. 그리고 그림 4의 드레인 컨덕턴스를 이용하여 계산된 표면준위밀도 (FET의 드레인 컨덕턴스로부터의 표면준위밀도 계산식은 참고문헌^[7]에 자세히 기술되어 있다)는 $\sim 10^{11}/\text{cm}^2 \text{ eV}$ 이었고, 이는 전 절의 Terman method^[6]를 이용하여 구한 표면준위밀도




그림 3. 초고진공 프로세스에 의해 제작된 MISFET (FCaF₂_UHV)의 드레인 전류-전압(I_D-V_D) 특성 측정결과

Fig. 3. Drain current-voltage (I_D-V_D) characteristics measured from the diamond MISFET (FCaF₂_UHV) fabricated by UHV process.




그림 4. MISFET의 드레인 전류-전압 (I_D-V_D) 특성으로부터 구한 드레인 컨덕턴스

Fig. 4. Drain conductances extracted from the drain current-voltage (I_D-V_D) characteristics of various MISFETs.

와 잘 일치한다.

그런데 CVD성막후의 as-grown 박막반도체 다이아몬드표면에 대해 현재까지 밝혀진 표면자체의 홀이동도(Hall effect mobility)는 $35 \sim 40 \text{ cm}^2/\text{Vs}$ 이다^[8]. 그런데도 불구하고 본 논문의 MISFET로부터 표면의 홀이동도의 7~8배 가량인 $300 \text{ cm}^2/\text{Vs}$ 의 유효이동도가 관측되었다. 이는 표면준위의 감소에 의한 스크리닝 효과 (screening effect)가 그 원인인데, 일반적으로 이러한 현상은 GaAs 전자 디바이스에서도 흔히 볼 수 있는 현상이다. 이에 대해서는 관해서는 다음과 같이 간단히 설명될 수 있다. 일반적으로 반도체표면의 이온화된 표면준위들은 반도체표면에 쿨롱 전위(Coulomb potential)를 발생시키며,

쿨롱 전위에 의한 전계는 반도체 표면에 존재하는 캐리어(carrier)의 이동도를 감소시킨다. 그런데, 초고전공 프로세스에 의해 제작된 MISFET FCaF₂_UHV의 경우와 같이 반도체 표면에 저농도의 표면 준위가 존재하면 반도체 표면의 에너지밴드는 외부 인가전압에 대해 상당히 원활한 밴드밴딩을 수행하게 되며, 그 결과 반도체 표면의 최외곽층에는 고농도의 캐리어층이 형성되게 된다. 최외곽층에 형성된 고농도의 캐리어층은 반도체 표면에 존재하는 대부분의 캐리어에 대해 쿨롱 전위를 차단하는 역할을 하는데, 이 현상을 스크리닝 효과라 하며, 이에 의해 반도체 표면의 캐리어의 이동도는 상당히 증가하게 된다. 다이아몬드 박막반도체의 경우 큰 음의 게이트 인가전압에 의한 에너지밴드의 큰 밴드밴딩은 다이아몬드 표면의 정공(hole)의 수를 상당히 증가시킨다^[8]. 그 결과, 다이아몬드 표면의 최외곽층에 존재하는 고농도의 정공은 다이아몬드 표면의 이온화된 표면준위와 게이트절연막속의 이온에 기인하는 쿨롱전위를 차단하고, 따라서, 다이아몬드 표면에 존재하는 대부분의 정공은 쿨롱전위로부터 자유로워진다. 그 결과 MISFET FCaF₂_UHV의 경우와 같이 저농도의 표면준위가 존재하는 MISFET의 유효이동도는 급격히 증가하게 된다.

표 1의 세 종류의 MISFET에 대한 전기적 특성은 표 2에 요약되어 있다. 표 2에서 보는 바와 같이 초고전공 프로세스에 의해 제작된 다이아몬드 박막반도체 MISFET는 매우 개선된 전기적 특성을 보여준다. 그리고, 다이아몬드 MISFET의 제작에 있어서 $10^{-5} \sim 10^{-6}$ Torr의 챔버내의 잔류산소도 다이아몬드 박막반도체 표면에 매우 유해함을 상기 결과로부터 알 수 있다.

표 1. 다양한 박막반도체 다이아몬드 MISFET의 제작조건

Table 2. Electrical properties of various diamond MISFETs.

샘플명	유효이동도 μ_{eff} (cm ² /Vs)	표면준위밀도 (/cm ² eV)
FCaF ₂ _UHV	300	$\sim 10^{11}$
FCaF ₂ _O ₄	2	$\sim 10^{14}$
FCaF ₂ _O ₂	0.2	$\sim 10^{15}$

2-4 Al/CaF₂/Diamond MISFET의 고온고주파 인버터 회로에의 응용

본 논문에서는 초고전공 프로세스에 의해 제작된 Al/CaF₂/diamond MISFET를 이용하여 인버터회로를 제작하였으며, 500 MHz, 200°C의 고온고주파환경에서 양호한 전기적 특성을 관측하였다. 그림 5 (a)와 (b)는 각각 Al/CaF₂/diamond MISFET를 이용하여 제작한 인버터회로의 회로도와 사진을 보여준다.

그림 5 (a)에서 보는 바와 같이 능동 부하(active





그림 5. (a) Al/CaF₂/diamond MISFET를 이용하여 제작한 인버터회로의 회로도
 (b) Al/CaF₂/diamond MISFET를 이용하여 제작한 인버터회로의 회로도

Fig. 5. (a) A schematic circuit of the inverter employing Al/CaF₂/diamond MISFETs.
 (b) An optical micrograph of the inverter employing Al/CaF₂/diamond MISFETs.




그림 6. 인버터회로의 입출력 전압파형

Fig. 6. Input and output voltage signal of the inverter circuit.

load)형식의 인버터회로가 제작되었다. 그림 6은 입출력 전압파형을 보여준다. 동작온도는 200°C이며, 동작 주파수는 500 MHz이다. 그림 6에서 보는 바와 같이 입출력 전압에 대한 양호한 인버팅동작(inverting operation)을 관측할 수 있다.

III. 결 론

본 논문에서는 다이아몬드 표면에의 산소흡착을 억제함으로써 양호한 전기적특성을 가지는 다이아몬드 MISFET를 제작하기 위해, 초고진공 프로세스 (ultrahigh vacuum process)에 의해 Al/CaF₂/diamond MISFET를 제작하였다. 초고진공 프로세스에 의해 제작된 다이아몬드 박막반도체 MISFET로부터 상용화된 실리콘 MOS 전계효과 디바이스와 동등한 레벨인 $\sim 10^{11}/\text{cm}^2 \text{ eV}$ 의 표면준위밀도가 관측되었다. 그리고 유효이동도 μ_{eff} 는 이제까지 발표된 박막반도체 다이아몬드 FET중 최고치인 $300 \text{ cm}^2/\text{Vs}$ 이었다. 본 논문에서는 또한 초고진공 프로세스에 의해 제작된 다이아몬드 박막반도체 MISFET를 이용하여 인버터회로(inverter circuit)를 제작하였으며, 200°C, 500 MHz의 고온고주파환경에서 양호한 전기적특성을 관찰하였다.

참 고 문 헌

- [1] H. Kawarada, M. Aoki and M. Itoh, "Enhancement Mode MESFETs Using Homoepitaxial Diamonds", *Appl. Phys. Lett.*, vol. 65, pp. 1563-1565, 1994.

- [2] M. Itoh, H. Kawarada, "Fabrication and Characterization of MESFET Utilizing Diamond Surface-Conductive Layer", *Jpn. J. Appl. Phys.*, Part 1, vol. 34, no. 9A, pp. 4677-4681, 1995.
[3] T. Maki, S. Shikama, M. Komori, Y. Sakaguchi, K. Sakuta and T. Kobayashi, "Hydrogenating Effect of Single-Crystal Diamond Surface", *Jpn. J. Appl. Phys.*, Part 2, vol. 31, no. 10A, pp. L1446-L1449, 1992.
[4] S. Suzuki, Y. Otsuka, T. Maki and T. Kobayashi, "Observation of Capacitance at the Flat-Band-Voltage in Boron-Doped Diamond MIS Structure", *Jpn. J. Appl. Phys.*, Part 2, vol. 35, no. 8B, pp. L1031-L1034, 1996.
[5] Y. Yun, T. Maki and T. Kobayashi, "Surface state density distribution of semiconducting diamond films measured from the Al/CaF₂/i-diamond metal-insulator-semiconductor diodes and transistors", *J. Appl. Phys.*, vol. 82, pp. 3422-3429, 1997.
[6] S. M. Sze, *Physics of Semiconductor Devices*, 1st ed., Wiley, New York, Chap. 7, 1969.
[7] S. M. Sze, *Physics of Semiconductor Devices*, 1st ed., Wiley, New York, Chap. 11, 1969.
[8] Y. Shirakawa, Y. Anda, T. Maki and T. Kobayashi, "Hall Effect Measurement and Band Bending Calculation of Hydrogenating Diamond Film Grown in Chemical Vapor Deposition", *Jpn. J. Appl. Phys.*, Part 1, vol. 36, no. 6A, pp. 3414-3417, 1997.

윤 영



1993년 2월: 연세대학교 전자공학과
(공학사)
1995년 2월: 포항공과대학 전자전기
공학과 (공학석사)
1999년 2월: 오사카대학 전기공학
과 (공학박사)
1999년~현재: 마쓰시타전기 반도체
디바이스 연구센터

[주 관심분야] 무선통신용 MMIC