• 융합보안논문지
• /
• 제20권5호
• /
• pp.3-10
• /
• 2020

최근 인터넷 그리고 네트워크는 사회를 구성하는 필수적인 인프라로 여겨짐과 동시에 이에 대한 보안 위협 상황이 지속적으로 증대되고 있다. 그러나 네트워크에서 실제 패킷을 전송하는 스위치 단에서는 기본적으로 고정적인 룰에 의한 방화벽 혹은 네트워크 접근 제어를 통해서만 보안 위협을 대응할 수 있어, 보안 위협에 대한 효과적인 대응은 네트워크 자체에서는 극히 제한적이며, 능동적으로 대처하지 못하고 있다. 본 논문에서는 네트워크 데이터 평면 프로그래밍 언어인 P4(Programming Protocol-independent Packet Processor)를 통해 네트워크 내 모든 플로우를 P4 스위치 단에서 실시간으로 모니터링하고, 특정 보안 공격 패킷을 스위치 단에서 처리함으로써, 네트워크 단에서 분산 DDoS 공격, IP Spoofing 공격 등을 대응할 수 있는 인-네트워크 (In-Network) 보안 관리 방법을 제안한다. 또한 네트워크 사용자 혹은 보안 관리자의 운영 정책을 SDN (Software-Defined Networking) 제어기를 통해 P4 스위치에서 적용함으로써, 다양한 네트워크 응용 환경에서의 보안 요구 사항을 반영할 수 있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 통신소사이어티 추계학술대회논문집
• /
• pp.129-132
• /
• 2003

This paper proposes a performance analysis model of security sowers. Performance analysis of security server reflects both the session and data traffic load. The proposed model is the bases of estimating the maximum response time and minimum queue size of a security server comprising a session association processor whose throughput is 1000 connection/s.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2012년도 춘계학술발표대회논문집
• /
• pp.442-442
• /
• 2012

• 전기학회논문지
• /
• 제57권4호
• /
• pp.706-714
• /
• 2008

In this paper, we suggest a practical and flexible system architecture for JTAG(Joint Test Action Group) protection of application processors. From the view point of security, the debugging function through JTAG port can be abused by malicious users, so the internal structures and important information of application processors, and the sensitive information of devices connected to an application processor can be leak. This paper suggests a system architecture that disables computing power of computers used to attack processors to reveal important information. For this, a user authentication method is used to improve security strength by checking the integrity of boot code that is stored at boot memory, on booting time. Moreover for user authorization, we share hard wired secret key cryptography modules designed for functional operation instead of hardwired public key cryptography modules designed for only JTAG protection; this methodology allows developers to design application processors in a cost and power effective way. Our experiment shows that the security strength can be improved up to $2^{160}{\times}0.6$second when using 160-bit secure hash algorithm.

• 한국사이버테러정보전학회:학술대회논문집
• /
• 한국사이버테러정보전학회 2004년도 제1회 춘계학술발표대회
• /
• pp.119-124
• /
• 2004

서비스 지향 구조(SOA, Service Oriented Architecture)는 인터넷상에서 구현되는 웹 서비스의 출현으로 인하여 급속도로 발전하고 있으며 활성화 되고 있다. 인터넷환경이 발달함에 따라 분산되어 있는 자원에 쉽게 접근할 수 있고, 시맨틱 웹이란 기술로 보다 광범위하게 지식과 자원을 표현할 수 있다. 그러나 웹 서비스의 사용과 이에 따른 지식과 자원을 보호하기 위해서는 정보보안이 필수 요건이나 웹 서비스의 활성화에 비하여 웹 서비스의 보안 표준이나 웹 서비스 보안이 미비한 상태이다. 본 논문에서는 이러한 요건을 충족하기 위하여 협업적 제품거래(CPC, Collaborative Product Commerce) 서비스를 위한 분산 접근제어 프로세서를 제안한다. 각각의 CpC 서비스마다 독립적인 접근제어 프로세서를 설계하기 위하여 기본적으로 사용할 수 있는 웹 서비스 표준과 기본개념에 따라 분산되어 있는 각각의 웹 서비스를 위한 분산 접근제어 프로세서를 설계 한다.

• 정보보호학회논문지
• /
• 제12권2호
• /
• pp.53-64
• /
• 2002

This paper describes a design of cryptographic processor that implements the AES (Advanced Encryption Standard) block cipher algorithm, "Rijndael". An iterative looping architecture using a single round block is adopted to minimize the hardware required. To achieve high throughput rate, a sub-pipeline stage is added by dividing the round function into two blocks, resulting that the second half of current round function and the first half of next round function are being simultaneously operated. The round block is implemented using 32-bit data path, so each sub-pipeline stage is executed for four clock cycles. The S-box, which is the dominant element of the round block in terms of required hardware resources, is designed using arithmetic circuit computing multiplicative inverse in GF($2^8$) rather than look-up table method, so that encryption and decryption can share the S-boxes. The round keys are generated by on-the-fly key scheduler. The crypto-processor designed in Verilog-HDL and synthesized using 0.25-$\mu\textrm{m}$ CMOS cell library consists of about 23,000 gates. Simulation results show that the critical path delay is about 8-ns and it can operate up to 120-MHz clock Sequency at 2.5-V supply. The designed core was verified using Xilinx FPGA board and test system.

• 정보보호학회논문지
• /
• 제21권6호
• /
• pp.161-169
• /
• 2011

최근 지능형 비디오 감시 시스템은 영상 분석 및 인식기술 등의 보다 진화된 기술 개발을 요구하고 있다. 특히, 비디오 영상에서 객체를 식별하기 위하여 Support Vector Machine(SVM)과 같은 기계학습 알고리즘이 이용된다. 그러나 SVM은 대용량의 데이터를 학습시키기 위하여 많은 계산량이 필요하기 때문에 수행시간을 효율적으로 감소시키기 위하여 병렬처리 기법을 적용할 필요가 있다. 본 논문에서는, 최근 사용이 증가하고 있는 멀티코어 프로세서를 활용한 SVM 학습의 병렬처리 방법을 제안한다. 4-코어 프로세서를 이용한 실험 결과, 제안 방법은 SVM 학습의 순차처리 방법과 비교하여 2.5배 정도 수행시간이 감소됨을 확인하였다.

• 융합보안논문지
• /
• 제2권1호
• /
• pp.59-68
• /
• 2002

스마트카드는 메모리와 프로세서를 내장하여 간단한 연산이 가능하도록 하는 카드 형태의 장치로 안전성을 제공하여야 하는 인증 시스템에 이용되기도 한다. 본 논문에서는 인터넷 전화에서 상호 인증과 비밀 통신이 가능하도록 하기 위해 키 교환 과정 중에 스마트 카드를 이용하는 방법에 대해 제안하였다. 대하여 알아본다.

• 한국산학기술학회논문지
• /
• 제15권11호
• /
• pp.6815-6820
• /
• 2014

유비쿼터스 활성화에 따른 RFID/USN 환경조성은 매우 빠르게 증가되고 있다. 그러나 RFID/USN 환경에 적합한 보안환경은 보안위협 증가속도에 따르지 못하는 것이 현 실정이다. 그러므로 본 논문은 RFID/USN에 적합한 MSNR을 제안하였다. 제안된 MSNR은 기존 AES에 비하여 1.3배의 처리율 증가를 보였으며, 전체적인 시스템 효율면에서 2배의 성능향상을 보임을 확인하였다. 그러므로 MSNR은 RFID/USN 등과 같은 환경적 자원제약 조건을 극복하기에 적합한 암호알고리즘으로 사료된다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 추계학술대회
• /
• pp.871-872
• /
• 2009

비행자료처리시스템은 항공기의 안전 운항을 위한 비행전문, 관제사 입력 정보 등의 각종 비행자료를 처리하고 배포하는 시스템이다. 본 논문에서는 현재 국내에서 진행되고 있는 차세대 항공관제시스템 개발과 관련하여 비행자료처리시스템에 적용하기 위한 항공기 항적 추정 및 위치 오차 발생 시 보정하는 방법에 대한 요구사항을 정의하였다.