• 전자공학회논문지
• /
• 제49권12호
• /
• pp.194-200
• /
• 2012

본 논문에서는 SPICE 시뮬레이션을 위한 고전압 insulated gate bipolar transistor(IGBT)의 개선된 모델을 제안하였다. IGBT를 부속 소자인 MOSFET과 BJT의 조합으로 구성하고, 각 소자의 각종 파라미터 값을 조절하여 기본적인 전류-전압 특성과 온도변화에 따른 출력특성의 변화 등을 재현하였다. 그리고 비선형적인 리버스 트랜스퍼 커패시턴스 등의 기생 커패시턴스의 전압에 따른 변화를 높은 정확도로 재현하기 위해, 복수의 접합 다이오드, 이상적인 전압 및 전류 증폭기, 전압제어 저항, 저항과 커패시터 수동소자 등을 추가하였다. 본 회로모델을 1200V급의 트렌치 게이트 IGBT의 모델링에 이용하였으며, 실측자료와 비교하여 통해 모델의 정확도를 검증하였다.

• Journal of Information Display
• /
• 제10권3호
• /
• pp.101-106
• /
• 2009

In this study, a physical OLED analog behavior model for SPICE simulation was described using the Verilog-A language. The model was presented through theoretical equations for the J-V characteristics of OLED derived according to the internalcarrier emission equation based on a diffusion model at the Schottky barrier contact, and the mobility equation based on the Pool-Frenkel model. The accuracy of this model was examined by comparing it with the results of the device simulation that was conducted.

• 전자공학회논문지D
• /
• 제36D권5호
• /
• pp.54-61
• /
• 1999

SPICE MOS 모델을 외부 다이오드를 추가하는 방식을 사용하여, 기판 분포저항을 고려한 MOS 트랜지스터의 매크로 모델 형태를 제안하였다. 본 매크로 모델을 사용하여 W=200㎛, L=0.8㎛의 NMOS 트랜지스터를 기준으로 시행한 s-파라미터의 시뮬레이션치를 s-파라미터 측정치에 fitting 하는 과정을 통해 RF 영역에 적용 가능한 모델 세트를 확보하고 RF 영역에서의 기판 저항의 분포 효과를 분석하였다. s-파라미터로부터 환산된 AC 저항 및 커패시턴스와 같은 물리적 파리미터의 시뮬레이션치를 측정치와 비교함으로써 시뮬레이션된 s-파라미터의 신빙성을 확인하였다. 10GHz 이하의 주파수 영역에 대해서는 접합 다이오드가 포함되어 있는 기존 SPICE의 MOS 모델을 그대로 사용하고 게이트 노드와 기판 노드에 적절한 lumped 저항 한 개씩을 추가하는 간단한 형태의 매크로 모델을 사용하는 것이 적절하다고 판단된다.

• 전자공학회논문지A
• /
• 제31A권1호
• /
• pp.39-47
• /
• 1994

The drain current reduction effect due to the side-gating phenomena resulted from interaction between the neighbor gates is lead to degradation of circuit performance. In this paper, these effect were modelized for circuit simulation with the shift of threshold voltage resulting from negative charge formation and the analysis of substrate leakage current resulting trapping effect. To remove dificiencies of the conventional three terminal structure, these model were implemented in SPICE with the four terminal structure, and then the constructed environment enables the simulation of circuit performance degradation resulted from side-gating effect. The validity of implemented model is proved by comparisoin with experiment data.

• ETRI Journal
• /
• 제34권4호
• /
• pp.633-636
• /
• 2012

A dynamic analysis of an amorphous silicon (a-Si) thin film transistor liquid crystal display (TFT-LCD) pixel is presented using new a-Si TFT and liquid crystal (LC) capacitance models for a Simulation Program with Integrated Circuit Emphasis (SPICE) simulator. This dynamic analysis will be useful when predicting the performance of LCDs. The a-Si TFT model is developed to accurately estimate a-Si TFT characteristics of a bias-dependent gate to source and gate to drain capacitance. Moreover, the LC capacitance model is developed using a simplified diode circuit model. It is possible to accurately predict TFT-LCD characteristics such as flicker phenomena when implementing the proposed simulation model.

• 대한전자공학회논문지SD
• /
• 제46권12호
• /
• pp.24-29
• /
• 2009

$0.18{\mu}m$ deep n-well 벌크 NMOSFET에서 측정된 차단주파수 $f_T$의 고온종속성을 모델화하기 위해, 측정된 S-파라미터를 사용한 정확한 RF 방법으로 $30^{\circ}C$에서 $250^{\circ}C$까지 전자속도 고온 데이터가 추출되었다. 이러한 추출데이터를 사용하여 개선된 온도종속 전자속도 방정식이 높은 온도의 범위에서 생기는 기존 방정식의 모델링 오차를 없애기 위해 개발되었으며 BSIM3v3 SPICE RF 모델에 구현되었다. 개선된 온도 종속 방정식은 기존 모델보다 $30^{\circ}C$에서 $250^{\circ}C$까지 측정된 $f_T$와 더 잘 일치하였으며, 이는 개선된 방정식의 정확성을 입증한다.

• 마이크로전자및패키징학회지
• /
• 제12권1호
• /
• pp.59-63
• /
• 2005

금속-강유전체-반도체 전계효과 트랜지스터 (MFS/MFISFET)의 동작 특성을 technology computer-aided design (TCAD)과 simulation program with integrated circuit emphasis (SPICE)를 결합하여 전산모사하는 방법을 제시하였다. 복잡한 강유전체의 동작 특성을 수치해석을 이용하여 해석한 다음, 이를 이용하여 금속-강유전체-반도체 구조에서 반도체 표면에 인가되는 표면 전위를 계산하였다. 계산된 TCAD 변수인 표면 전위를 전계효과 트랜지스터의 SPICE 모델에서 구한 표면 전위와 같다고 보고게이트 전압에 따른 전류전압 특성을 구할 수 있었다. 이와 같은 방법은 향후 MFS/MFISFET를 이용한 메모리소자의 집적회로 설계에 매우 유용하게 적용될 수 있을 것이다.

• 대한안전경영과학회지
• /
• 제7권4호
• /
• pp.141-163
• /
• 2005

The international SPICE (Software Process Improvement and Capability determination) Project ISO/IEC 15504(SPICE : Software Process Improvement and Capability determination) is an emerging International Standard on SPA(Software Process Assessment). A prime motivation for developing this standard has been the perceived need for an internationally recognized software process assessment framework that pulls together the existing public and proprietary models and methods. A SPICE assessment can be considered as one of representative SPA model since assessors assign ratings to indicators and metrics to measure the capability of software process. But this models doesn't provide a systematic measurement procedures and dynamic method for SPI(Software Process Improvement). Through the evaluation of SPICE is capable of providing a substantiated basis for using the notion of capability, as well as providing information for nacessary improvements to the standard using 6sigma process. As a result, this paper propose a measurement procedure and guidelines for application of 6sigma process to guarantee the reliability in SPI and suggest the structure to support SPI on overall organization.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2008년도 International Meeting on Information Display
• /
• pp.431-434
• /
• 2008

The physical OLED analog behavioral model for SPICE simulation has been described using Verilog-A language. The model is based on the carrier-balance between the hole and electron injected through Schottky barrier at anode and cathode. The accuracy of this model was examined by comparing with the results from device simulation.

• 한국전기전자재료학회논문지
• /
• 제31권5호
• /
• pp.278-282
• /
• 2018

We propose a SPICE model of drain-induced barrier lowering (DIBL) for a junctionless cylindrical surrounding gate (JLCSG) MOSFETs. To this end, the potential distribution in the channel is obtained via the Poisson equation, and the threshold voltage model is presented for the JLCSG MOSFET. In a JLCSG nano-structured MOSFET, a channel radius affects the carrier transfer as well as the channel length and oxide thickness; therefore, DIBL should be expressed as a function of channel length, channel radius, and oxide thickness. Consequently, it can be seen that DIBLs are proportional to the power of -3 for the channel length, 2 for the channel radius, 1 for the thickness of the oxide film, and the constant of proportionality is 18.5 when the SPICE parameter, the static feedback coefficient ${\eta}$, is between 0.2 and 1.0. In particular, as the channel radius and the oxide film thickness increase, the value of ${\eta}$ remains nearly constant.