• 제목/요약/키워드: SC2000

검색결과 181건 처리시간 0.026초

새로운 윤곽 모델링에 의한 퍼지논리형 상호결합제어기 설계 (Design of the Fuzzy Logic Cross-Coupled Controller using a New Contouring Modeling)

  • 김진환;이제희;허욱열
    • 전자공학회논문지SC
    • /
    • 제37권1호
    • /
    • pp.10-18
    • /
    • 2000
  • 본 논문에서는 2축 서보시스템에 적용하기 위한 새로운 윤곽 모델링을 이용하여 퍼지논리형 상호결합제어기를 제안한다. 일반적인 각 축 독립제어기는 각 축의 동적 변수와 루프 이득의 불일치로 인해 윤곽 성능을 감소시킨다. 실제적으로 이러한 시스템은 많은 불확실성도 보유하고 있다. 상호결합제어기는 정확한 윤곽을 구하기 위해 모든 축의 위치 오차 정보를 동시에 이용한다. 그러나 일반적인 상호결합제어기는 마찰, 백래쉬 그리고 매개변수 변화를 극복하지 못한다. 또한 정확한 다축 시스템의 수학적 모델을 얻기 힘들기 때문에 서보시스템의 퍼지논리형 상호결합제어기를 제안한다. 이와 더불어 새로운 윤곽 오차 벡터 계산법을 제시한다. 제안한 알고리즘의 성능을 검증하기 위해 실험결과를 나타낸다.

  • PDF

Streptomyces griseus HH1, An A-factor Deficient Mutant Produces Diminished Level of Trypsin and Increased Level of Metalloproteases

  • Kim, Jung-Mee;Hong, Soon-Kwang
    • Journal of Microbiology
    • /
    • 제38권3호
    • /
    • pp.160-168
    • /
    • 2000
  • A-factor I a microbial hormone that can positively control cell differentiation leading to spore formation and secondary metabolite formation in Streptomyces griseus. to identify a protease that is deeply involved in the morphological and physiological differentiation of Streptomyces, the proteases produced by Streptomyces griseus IFO 13350 and its A-factor deficient mutant strain, Streptomyces griseus HH1, as well as Streptomyces griseus HH1 transformed with the afsA gene were sturdied. In general Streptomyces griseus showed a higher degree of cell growth and protease activity in proportion to its ability to produce a higher amount of A-factor. In particular, the specific activity of the trypsin of Streptomyces griseus IFO 13350 was greatly enhanced more than twice compared with that of Streptomyces griseus HH1 in the later stage of growth. The specific activity of the metalloprotease of Streptomyces griseus HH1 was greatly enhanced more than twice compared with that of Streptomyces griseus IFO 13350, and this observation was reversed in the presence of thiostreptione, However, Streptomyces griseus HH1 transformed with the afsA gene showed a significantly decreased level of trypsin and metalloprotease activity compared with that of the HH1 strain. There was no significant difference between Streptomyces griseus IFO 13350 and HH1 strain in their chymotrypsin and thiol protease activity, yet the level of leu-amionpeptidase activity was 2 times higher in Streptomyces griseus HH1 than in strain IFO 13350 . Streptomyces griseus HH1 harboring afsA showed a similar level of enzyme activity , however, all the three protease activities sharply increased and the thiol protease activity was critically increased at the end of the fermentation. When a serine protease inhibitor, pefabloc SC, and metalloprotease inhibitor, EDTA, were applied to strain IFO 13350 to examine the in vivo effects of the protease inhibitors on the morpholofical differentiation, the formation of aerial meycelium and spores was delayed by two or three days.

  • PDF

Off-cycle에서 Euro 6a 및 6b 규제 만족 디젤 자동차의 NOx 배출 특성 (NOx Emission Characteristics of Diesel Passenger Cars Met Euro 6a and 6b Regulations on Off-cycles)

  • 김성우;임재혁;김기호
    • 동력기계공학회지
    • /
    • 제21권6호
    • /
    • pp.68-78
    • /
    • 2017
  • Major countries have tighten their NOx regulation of diesel passenger cars. In the case of the EU, the regulation has been toughen up to 6.25 times since 2000. Despite the regulation the NOx concentration of the ambient has not been reduced proportionally. Futhermore, some manufacturers were disclosed using a defeat device for meeting the regulation illegally. As these issues, to reduce NOx emission practically, Korea and the EU introduced the real-world driving emission(RDE) regulation and the test method that will be applied after 2017. Also, the US has used the test equipment(PEMS) to detect a defeat device. In this paper, for the regulation to make a soft landing in Korea, 4 diesel passenger cars which met Euro 6a~6b regulation and were equipped with LNT/SCR were tested at a chassis dynamometer with environmental chamber applying the off-cycles(FTP, US06, SC03, HWFET and CADC) and several ambient condition(-7 and $14^{\circ}C$) as well as certification mode(NEDC, WLTC@ $23^{\circ}C$). The result of the test showed that the ambient temp. and the engine load as a test mode impacted the NOx emission of the cars while the vehicles with SCR emitted NOx lower than with LNT. Additionally, to propose an effective RDE test method, the above result was compared with the results of the other papers which tested RDE using the same cars.

전영역에서 선형 전류 관계를 갖는 일정 트랜스컨덕턴스 연산 증폭기의 설계 (A Constant-gm Global Rail-to-Rail Operational Amplifier with Linear Relationship of Currents)

  • 장일권;곽계달;박장우
    • 전자공학회논문지SC
    • /
    • 제37권2호
    • /
    • pp.29-36
    • /
    • 2000
  • 본 논문에서는 트랜지스터 동작영역에 독립적인 일정 트랜스컨덕턴스 rail-to-tail 입력회로 및 AB-급 출력회로를 갖는 2단 연산증폭기를 제시한다. rail-to-rail 입력회로는 추가 NMOS 및 PMOS 차동 입력단 구조를 사용하여, 전체 동상 입력 전압에서 항상 일정한 트랜스컨덕턴스를 갖도록 하였다. 이러한 입력단 회로는 기존 MOS의 정확한 전류-전압 관계식을 사용하지 않고, 트랜지스터의 동작영역에서, 즉 강 반전 및 약 반전, 독립적인 새로운 광역 선형 전류관계를 제안한다. 본 논문에서 제안한 입력단 회로를 SPICE를 사용하여 모의실험 결과, 전체 동상 입력 전압에 대해서 4.3%의 변화율이 나타남을 검증하였다. AB-급 출력단 회로는 공급 전압원에 독립적인 일정한 동작 전류값을 갖고, 출력 전압은 Vss+0.1에서 Vdd-0.15까지 구동하는 전압 특성을 나타내었다. 또한 출력단은 AB-급 궤환 제어 방식을 사용하여 저전압에서 동작 할 수 있다. 전체 연산 증폭기의 단일-이득 주파수 및 DC 전압이득 변화율은 각각 4.2% 및 12%로 나타냈다.

  • PDF

파이프라인드식 비교기 배열을 이용한 아날로그 디지털 변환기 (Analog-to-Digital Converter using Pipelined Comparator Array)

  • 손주호;조성익;김동용
    • 전자공학회논문지SC
    • /
    • 제37권2호
    • /
    • pp.37-42
    • /
    • 2000
  • 본 논문에서는 파이프라인드 구조의 빠른 변환 속도와 축차비교 구조의 저전력 구조를 이용하여 고속, 저전력 아날로그 디지털 변환기를 제안하였다. 제안된 구조의 변환 방법은 축차비교 구조의 변환에서 비교기를 파이프라인드 구조로 연결하여 홀드된 주기에 비교기의 기준 전위를 전 비교기의 출력 값에 의해 변환하도록 하여 고속 동작이 가능하도록 하였다. 제안된 구조에 의해 8비트 아날로그 디지털 변환기를 0.8㎛ CMOS공정으로 HSPICE를 이용하여 시뮬레이션한 결과, INL/DNL(Integral Non-Linearity/Differential Non-Linearity)은 각각 ±0.5/±1이었으며, 100㎑ 사인 입력 신호를 10MS/s로 샘플링 하여 DFT(Discrete Fourier Transform)측정 결과 SNR(Signal to Noise Ratio)은 41㏈를 얻을 수 있었다. 10MS/s의 변환 속도에서 전력 소모는 4.14㎽로 측정되었다.

  • PDF

CMOS 상보형 구조를 이용한 아날로그 멀티플라이어 설계 (Design of A CMOS Composite Cell Analog Multiplier)

  • 이근호;최현승;김동용
    • 전자공학회논문지SC
    • /
    • 제37권2호
    • /
    • pp.43-49
    • /
    • 2000
  • 본 논문에서는 저전압 저전력 시스템에 응용 가능한 CMOS 4상한 아날로그 멀티플라이어를 제안하였다. 제안된 멀티플라이어는 저전압에서 동작이 용이하며 아날로그 회로를 설계하는데 자주 이용되는 LV(Low-Voltage) 상보형 트랜지스터 방식의 특성을 이용하였다. LV 상보형 구조는 등가 문턱전압을 감소시킴으로서 회로의 동작전압을 감소시킬 수 있는 특징이 있다. 설계된 회로의 특성은 2V 공급전압하에서 0.6㎛ CMOS 공정파라미터를 갖는 HSPICE 시뮬레이션을 통하여 측정되었다. 이때 ±0.5V까지의 입력선형 범위내에서 선형성에 대한 오차는 1%미만이었다. 또한 -3㏈ 점에서의 대역폭은 290㎒, 그리고 전력소모는 373㎼값을 나타내었다.

  • PDF

실시간 스테레오 정합을 위한 스테레오 영상 정합 프로세서 설계 (Design of Stereo Image Match Processor for Real Time Stereo Matching)

  • 김연재;심덕선
    • 전자공학회논문지SC
    • /
    • 제37권2호
    • /
    • pp.50-59
    • /
    • 2000
  • 스테레오 영상(stereo image)이란 같은 물체나 장면을 담고있는 서로 다른 시점의 두 영상이며 스테레오 영상에서 깊이 정보를 얻어내는 것을 스테레오 비전(stereo vision)이라 한다. 스테레오 비전에서 가장 중요한 과정은 두 영상에서 서로 일치하는 점을 찾아내는 스테레오 정합(stereo matching)이다. 그러나, 스테레오 정합은 매우 많은 계산을 필요로 하기 때문에 실시간으로 정합하기 어렵다. 본 논문에서는 실시간으로 스테레오 정합을 처리할 수 있는 스테레오 영상 정합 프로세서(stereo image match procesor:SIMP)를 설계하고 구현하였다. 이를 위해 슬라이딩 메모리(sliding memory)와 최소 선택 트리(minimum selection tree)를 제안하였고 파이프라인 구조(pipeline architecture)와 병렬 처리 기법을 이용하였다. SIMP의 입력은 64 그레이 레벨인 두 개의 64×64 스테레오 영상이고 출력은 최대 7의 값을 가지는 변이(disparity)와 12비트의 주소로 이들을 이용하여 64×64 변이도(disparity map)를 구성할 수 있다. SIMP는 약 240 프레임/초의 속도로 스테레오 영상을 처리할 수 있다.

  • PDF

병렬 광 신호 전송을 위한 250-Mbps 10-채널 CMOS 광 수신기 어레이의 설계 (Design of 250-Mbps 10-Channel CMOS Optical Receiver Away for Parallel Optical Interconnection)

  • 김광오;최정열;노성원;임진업;최중호
    • 전자공학회논문지SC
    • /
    • 제37권6호
    • /
    • pp.25-34
    • /
    • 2000
  • 본 논문에서 범용의 CMOS 트랜지스터 공정을 사용하여 250-Mbps 10-채널 CMOS 광 수신기 어레이칩을 설계하였다. 이러한 광 수신기 어레이는 병렬 광 신호 전송 시스템의 성능을 결정하는 가장 중요한 블록이며 이를 CMOS 트랜지스터로 설계함으로써 낮은 단가의 시스템의 구현을 가능하게 하였다. 각 데이터 채널은 집적화 된 광 검출 소자 및 여러 단의 증폭기로 구성된 아날로그 프런트-엔드, D-FF (D-flip flop)과 칩 외부 구동기로 구성된 디지털 블록으로 구성되어 있다. 전체 칩은 광 수신기 어레이와 데이터의 동기식 복원을 위해 PLL (Phase-Lock Loop) 회로로 구성 되어있다. 설계한 광 수신기 어레이 칩은 0.65-㎛ 2-poly, 2-metal CMOS 공정을 사용하여 제작하였으며, 각 채널은 ±2.5V의 전원 전압에 대하여 330㎽의 소비 전력을 보였다.

  • PDF

CMOS A/D 변환기의 샘플링 속도 및 해상도 향상을 위한 병합 캐패시터 스위칭 기법 (A Merged-Capacitor Switching Technique for Sampling-Rate and Resolution Improvement of CMOS ADCs))

  • 유상민;전영득;이승훈
    • 전자공학회논문지SC
    • /
    • 제37권6호
    • /
    • pp.35-41
    • /
    • 2000
  • 본 논문에서는 전형적인 파이프라인 CMOS A/D 변환기(ADC)의 신호 처리 속도와 해상도를 향상시키기 위해 병합 캐패시터 스위칭(merged-capacitor switching MCS)기법을 제안한다. 제안하는 MCS 기법은 기존의 ADC에 사용되는 multiplying digital-to-analog converter(MDAC)의 캐패시터 수를 50%로 줄임으로써, 부하 캐패시터의 감소로 인해 샘플링 속도를 크게 향상시킬 수 있다. 또한, MCS 기법에서 줄어든 캐패시터 수에 해당하는 크기만큼 각 캐패시터 크기를 2배 증가시킬 경우, 전력 소모 및 샘플링 속도의 감소없이 캐패시터 부정합을 최소화하며, 전체 ADC의 해상도 향상이 가능하다. 제안하는 MCS 기법을 적용한 ADC에 기존의 궤환 캐패시터 스위칭(commutated feedback-capacitor switching : CFCS) 기법을 일부 적용할 경우, 12 비트 이상의 더 높은 해상도를 얻을 수 있고, 응용의 다양화를 고려할 수 있다.

  • PDF

$2^n$개의 노드를 갖는 DCG 특성에 대한 병렬3치 논리회로 설계에 관한 연구 (A Study on the Parallel Ternary Logic Circuit Design to DCG Property with 2n nodes)

  • 변기영;박승용;심재환;김흥수
    • 전자공학회논문지SC
    • /
    • 제37권6호
    • /
    • pp.42-49
    • /
    • 2000
  • 본 논문에서는 2ⁿ개의 노드를 갖는 DCG 특성에 대한 병렬 3치 논리회로를 설계하는 알고리즘을 제안하였다. 회로의 집적도를 높이기 위한 다양한 연구분야 중 전송선의 신호레벨을 증가시켜줌으로써 회로내의 배선밀도를 낮출 수 있으며 병렬신호전송을 통한 신호처리의 고속화, 회로의 특성을 만족시키며 최적화할 수 있는 회로설계알고리즘은 모두 고밀도 집적회로를 구현하기 위한 유용한 수단이 될 수 있다. 본 논문에서는 특히, 노드들의 개수가 2ⁿ개로 주어진 DCG에 대하여 그 특성을 행렬방정식으로 도출해내고 이를 통해 최적화 된 병렬3치 논리회로를 설계하는 과정을 정리하여 알고리즘으로 제안하였다. 또한, 설계된 회로의 동작특성을 만족하도록 DCG의 각 노드들의 코드를 할당하는 알고리즘도 제안하였다. 본 논문에서 제안된 알고리즘에 의해 회로결선의 감소와 처리속도 향상, 비용절감 측면에서 유용하다 할 수 있다.

  • PDF