• 제목/요약/키워드: Regulator IC

검색결과 66건 처리시간 0.029초

대기전력 최소화를 위한 교류전압 입력에 따른 저전압 구동회로 설계 (Standby Power Reduction Technique due to the Minimization of voltage difference between input and output in AC 60Hz)

  • 서길수;김기현;김형우;이경호;김종현
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2015년도 제46회 하계학술대회
    • /
    • pp.1018-1019
    • /
    • 2015
  • Recently, standby power reduction techniques of AC/DC adaptor were developed, consuming power almost arrived to 300mW level. The standby power losses are composed of the input filter loss 11.8mW, the control IC for AC/DC adaptor 18mW, the switching loss 9.53mW and the feedback loss 123mW. And there are the standby power reduction techniques. In this paper, in order to reduce the standby power of SMPS more, the loss due to a voltage difference between input and output is reduced by the control circuit which is composed of the low voltage driving circuit and voltage regulator. The low voltage driving circuit operates on the low voltage of input and off the high voltage. The low voltage driving IC was produced by the $1.0{\mu}m$, high voltage DMOS process.

  • PDF

HAUSAT-2 위성의 전력계 개발 및 검증 (Development and Validation of HAUSAT-2 Nanosatellite EPS)

  • 김동운;장영근;문병영
    • 한국항공우주학회지
    • /
    • 제34권4호
    • /
    • pp.89-101
    • /
    • 2006
  • 본 논문에서는 HAUSAT-2 전력계의 설계와 각 모드별로 에너지 평형 해석을 통한 전력계 설계의 타당성을 검증하였다. 태양전지판은 GaAs 셀을 사용하였고 디지털 방식의 최대 전력 추적기를 채택하였다. 배터리 팩은 4개의 Li-Ion 셀로 구성하였고 최대 전력 추적기와 배터리 충전 조절기로 배터리 충전 기능을 구현하였다. 전력 제어기는 DC-DC 변환기로 요구되는 전압을 출력하고 상용 IC 및 MOSFET으로 이루어진 전력 분배기가 서브시스템 및 탑재체에 전력을 분배시킨다. 전력생성 분석은 다양한 승교점 지방시(LTAN)를 가지는 궤도를 고려하여 수행하였으며, 이 중 HAUSAT-2의 임무 수행에 적합한 궤도를 선정하여 모드별 전력 사항을 반영하여 에너지 평형 해석(EBA)을 진행하였다.

저 대기전력 및 정확한 출력전압 제어가 가능한 포토커플러 없는 AC/DC 플라이백 컨버터 (AC/DC flyback converter without photo-coupler having Low standby power and precise control of the output voltage)

  • 조강타;허태원;최흥균;김희욱;한상규
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2014년도 전력전자학술대회 논문집
    • /
    • pp.173-174
    • /
    • 2014
  • 본 논문에서는 저 대기전력 구현이 가능하며 정확한 출력전압 제어가 가능한 SSR(Secondary Side Regulator) 플라이백 컨버터를 제안하였다. 제안 SSR 플라이백 컨버터는 2차 측에 control IC를 사용하여 별도의 제어기(TL431) 및 포토커플러를 제거하여 구조가 간단하고 대기모드 시 TL431의 바이어스 전류에 의한 전력소모를 줄일 수 있으므로 대기전력을 최소화 할 수 있으며 출력전압을 직접 검출하여 정확하게 출력을 제어할 수 있다. 한편 1차 측의 위치한 게이트 구동을 위해 절연된 1-2차 측간 신호를 전송하는 PET(Pulse Edge Transmitter)를 제안하였으며 제안 방식은 IC로의 직접화가 매우 용이하여 1-2차 측 IC와 제안 PET를 one-chip화 할 수 있다. 제안 회로의 타당성 검증을 위해 10W급 Adaptor의 시작품을 제작하였고, 이를 이용한 실험결과를 바탕으로 제안 시스템의 타당성을 검증한다.

  • PDF

마이크로프로세서 제어를 이용한 DC-DC Buck Converter 설계 (Design of DC-DC Buck Converter Using Micro-processor Control)

  • 장인혁;한지훈;임홍우
    • 공학기술논문지
    • /
    • 제5권4호
    • /
    • pp.349-353
    • /
    • 2012
  • Recently, Mobile multimedia equipments as smart phone and tablet pc requirement is increasing and this market is also being expanded. These mobile equipments require large multi-media function, so more power consumption is required. For these reasons, the needs of power management IC as switching type dc-dc converter and linear regulator have increased. DC-DC buck converter become more important in power management IC because the operating voltage of VLSI system is very low comparing to lithium-ion battery voltage. There are many people to be concerned about digital DC-DC converter without using external passive device recently. Digital controlled DC-DC converter is essential in mobile application to various external circumstance. This paper proposes the DC-DC Buck Converter using the AVR RISC 8-bit micro-processor control. The designed converter receives the input DC 18-30 [V] and the output voltage of DC-DC Converter changes by the feedback circuit using the A/D conversion function. Duty ratio is adjusted to maintain a constant output voltage 12 [V]. Proposed converter using the micro-processor control was compared to a typical boost converter. As a result, the current loss in the proposed converter was reduced about 10.7%. Input voltage and output voltage can be displayed on the LCD display to see the status of the operation.

고효율 전류모드 승압형 DC-DC 컨버터용 집적회로의 설계 (A Design of Integrated Circuit for High Efficiency current mode boost DC-DC converter)

  • 이준성
    • 전자공학회논문지 IE
    • /
    • 제47권2호
    • /
    • pp.13-20
    • /
    • 2010
  • 본 논문에서는 PWM을 활용한 전류모드 고효율 PWM DC-DC 전원변환 집적회로(Integrated Circuit)를 설계하였다. IC에 인가할 수 있는 최대 전압은 40[V]이며 입력 전압이 DC 2.8[V]~330[V]일 때 출력 전압을 이 보다 높은 전압으로 바꿀 수 있는 한편 외부 저항비나 트랜스의 권선비를 조정하여 원하는 DC 전압을 만들어 낼 수 있다. 출력전압의 3[%] 오차를 유지하면서 3[A] 이상의 전류를 부하에 공급할 수 있도록 구현하였다. 제작공정은 0.6[um], 2P_2M CMOS 공정을 사용하였다. 전원전압이 3.6[V]일 때 대기상태에서 소비전력은 1[mW]이하이고 최대 전력변환 효율은 약 86[%]이다. 칩 사이즈는 2100*2000[um2]이며, 칩을 소형패키지에 내장하여 조립하였기 때문에 휴대형기기나 소형 전자기기에 적용이 편리하게 되어 있다.

전력 무결성을 위한 온 칩 디커플링 커패시터 (On-chip Decoupling Capacitor for Power Integrity)

  • 조승범;김사라은경
    • 마이크로전자및패키징학회지
    • /
    • 제24권3호
    • /
    • pp.1-6
    • /
    • 2017
  • As the performance and density of IC devices increase, especially the clock frequency increases, power grid network integrity problems become more challenging. To resolve these power integrity problems, the use of passive devices such as resistor, inductor, and capacitor is very important. To manage the power integrity with little noise or ripple, decoupling capacitors are essential in electronic packaging. The decoupling capacitors are classified into voltage regulator capacitor, board capacitor, package capacitor, and on-chip capacitor. For next generation packaging technologies such as 3D packaging or wafer level packaging on-chip MIM decoupling capacitor is the key element for power distribution and delivery management. This paper reviews the use and necessity of on-chip decoupling capacitor.

Simple LED driver with Constant Current Control

  • Park, Seong-Mi;Song, Sung Geun;Lee, Sang Hun
    • Journal of international Conference on Electrical Machines and Systems
    • /
    • 제3권4호
    • /
    • pp.422-427
    • /
    • 2014
  • In this paper, simple LED driver is proposed. The proposed driver has simple construction having series capacitor, bridge rectifier, and adjustable regulator IC. Constant current control is possible with the use of TL431Z. The proposed in this paper, current is greater than the rating of the load, the current controller device measures the increased current in the circuit, and turned-on so that the current will be shared. Thus current control device makes the circuit more reliable, longevity as well as increase the luminous efficacy of the LED light. The simulation and experimental results are presented to show the validity of the proposed circuits.

60W 출력을 가지는 반도체 소자의 직류 특성 측정시스템의 구현 (Implementation of the 60W DC Characteristic Measurement System for Semiconductor Devices)

  • 최인규;최창;한해진;박종식
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2001년도 합동 추계학술대회 논문집 정보 및 제어부문
    • /
    • pp.34-37
    • /
    • 2001
  • In this paper, we designed and implemented the 60W DC characteristic measurement system for semiconductor devices. The proposed system is composed of 2 SMU(Source and Measure Unit)s, 2 HPU(High power Unit)s, 2VSU(Voltage Source Unit)s, and 2 VMU(Voltage Measurement Unit)s. HPU can source/measure voltage from -200V to 200V and source/measure current from -3A to 3A within 60W. Experimental results show that the implemented system can measure the power devices such as power BJT, regulator IC, and voltage detector.

  • PDF

병렬 오차 증폭기 구조를 이용하여 과도응답특성을 개선한 On-chip LDO 레귤레이터 설계 (Design of a On-chip LDO regulator with enhanced transient response characteristics by parallel error amplifiers)

  • 손현식;이민지;김남태;송한정
    • 한국산학기술학회논문지
    • /
    • 제16권9호
    • /
    • pp.6247-6253
    • /
    • 2015
  • 본 논문은 병렬 오차 증폭기 구조를 적용하여 과도응답특성 개선한 LDO 레귤레이터를 제안한다. 제안하는 LDO 레귤레이터는 고 이득, 좁은 주파수 대역의 오차증폭기 (E/A1)와, 저 이득, 넓은 주파수 대역의 오차증폭기 (E/A2)로 이루어지며, 두 오차증폭기를 병렬 구조로 설계해서 과도응답특성을 개선한다. 또한 슬루율을 높여주는 회로를 추가하여 회로의 과도응답특성을 개선하였다. 극점 불할 기법을 사용하여 외부 보상 커패시터를 온 칩 화하여 IC 칩 면적을 줄여 휴대기기 응용에 있어서도 적합하게 설계 하였다. 제안된 LDO 레귤레이터는 매그나칩/하이닉스 $0.18{\mu}m$ CMOS 공정을 사용하여 회로설계 하였고 칩은 $500{\mu}m{\times}150{\mu}m$ 크기로 레이아웃을 실시하였다. 모의실험을 한 결과, 2.7 V ~ 3.3 V의 입력 전압을 받아서 2.5 V의 전압을 출력하고 최대 100 mA의 부하 전류를 출력한다. 레귤레이션 특성은 100 mA ~ 0 mA에서 26.1 mV의 전압변동과 510 ns의 정착시간을 확인하였으며, 0 mA에서 100 mA의 부하 변동 시 42.8 mV의 전압 변동과 408 ns의 정착 시간을 확인하였다.

Decreased Interaction of Raf-1 with Its Negative Regulator Spry2 as a Mechanism for Acquired Drug Resistance

  • Ahn, Jun-Ho;Kim, Yun-Ki;Lee, Michael
    • Biomolecules & Therapeutics
    • /
    • 제19권2호
    • /
    • pp.174-180
    • /
    • 2011
  • Experiments were carried out to determine the role of Raf-1 kinase in the development of drug resistance to paclitaxel in v-H-ras transformed NIH 3T3 fibroblasts (Ras-NIH 3T3). We established a multidrug-resistant cell line (Ras-NIH 3T3/Mdr) from Ras-NIH 3T3 cells by stepwise increases in paclitaxel. Drug sensitivity assays indicated that the $IC_{50}$ value for drug-resistant Ras-NIH 3T3/Mdr cells was more than 1 ${\mu}M$ paclitaxel, 10- or more-fold higher than for the parental Ras-NIH 3T3 cells. Western blot and RT-PCR analysis showed that the drug efflux pump a P-glycoprotein were highly expressed in Ras-NIH 3T3/Mdr cells, while not being detectable in Ras-NIH 3T3 cells. Additionally, verapamil, which appears to inhibit drug efflux by acting as a substrate for P-glycoprotein, completely reversed resistance to paclitaxel in Ras-NIH 3T3/Mdr cell line, indicating that resistance to paclitaxel is associated with overexpression of the multidrug resistance gene. Interestingly, Ras-NIH 3T3/Mdr cells have higher basal Raf-1 activity compared to Ras-NIH 3T3 cells. Unexpectedly, however, the colocalization of Raf-1 and its negative regulator Spry2 was less observed in cytoplasm of Ras-NIH 3T3/Mdr cells due to translocation of Spry2 around the nucleus in the perinuclear zone, implying that Raf-1 may be released from negative feedback inhibition by interacting with Spry2. We also showed that shRNA-mediated knockdown of Raf-1 caused a moderate increase in cell susceptibility to paclitaxel. Thus, the results presented here suggest that a Raf-1-dependent pathway plays an important role in the development of acquired drug-resistance.