

저 대기전력 및 정확한 출력전압 제어가 가능한 포토커플러 없는 AC/DC 플라이백 컨버터

조강타, 허태원*, 최흥균* 김희욱*, 한상규†
 국민대학교 POESLA, 삼성전기*

AC/DC flyback converter without photo-coupler having Low standby power and precise control of the output voltage

Kang Ta Jo, Tae Won Heo*, Heung Gyun Choi*, Hugh Kim*, Sang Kyoo Han†.
 Power Electronic System Laboratory, Kookmin University, Samsung Electro-mechanics*.

ABSTRACT

본 논문에서는 저 대기전력 구현이 가능하며 정확한 출력전압 제어가 가능한 SSR(Secondary Side Regulator) 플라이백 컨버터를 제안하였다. 제안 SSR 플라이백 컨버터는 2차 측에 control IC를 사용하여 별도의 제어기(TL431) 및 포토커플러를 제거하여 구조가 간단하고 대기모드 시 TL431의 바이어스 전류에 의한 전력소모를 줄일 수 있으므로 대기전력을 최소화 할 수 있으며 출력전압을 직접 검출하여 정확하게 출력을 제어할 수 있다. 한편 1차 측의 위치한 게이트 구동을 위해 절연된 1 2차 측간 신호를 전송하는 PET(Pulse Edge Transmitter)를 제안하였으며 제안 방식은 IC로의 직접화가 매우 용이하여 1 2차 측 IC와 제안 PET를 one chip화 할 수 있다. 제안 회로의 타당성 검증을 위해 10W급 Adaptor의 시제품을 제작하였고, 이를 이용한 실험결과를 바탕으로 제안 시스템의 타당성을 검증한다.

1. 서론

최근 모바일 디바이스가 각광받기 시작하면서 모바일 디바이스들의 배터리 충전을 위한 AC/DC Adaptor에 대한 새로운 기술적 요구 사항이 증가되고 있다.^[1] 기존의 Adaptor의 경우 단순히 부하에 안정적인 전력을 공급하는 역할만 요구 되었다면 최근에는 대기전력 규제뿐만 아니라 디바이스가 충전되는 동안 일정한 출력전압을 유지하는 등 새로운 사양이 대두되고 있으며 가격경쟁력에 대한 요구가 급증하고 있다. 이에 AC/DC Adaptor의 전원회로로 단순하며 가격이 저렴하여 low power 어플리케이션에서 장점을 가지는 플라이백 컨버터를 주로 사용하고 있다. 그림 1은 기존 플라이백 컨버터를 나타내며 2차 측 TL431 및 포토커플러의 바이어스 전류로 인한 소모전력은 저 대기전력을 구현하는 데 있어 큰 걸림돌이 되고 있다. 따라서 그림 2에서 보인 바와 같이 트랜스포머 보조권선을 통해 출력전압을 제어하는 PSR(Primary Side Regulator) 방식이 최근 주류를 이루고 있다. PSR 플라이백 컨버터는 기존 방식에서 존재하였던 TL431, 포토커플러 및 기타 부가회로를 제거하여 V_{cc} 의 소모전력을 줄일 수 있어 저 대기전력 구현이 가능할 뿐만 아니라 전원회로의 제작단가 및 부품 수 측면에서도 많은 장점이 있다. 하지만 출력전압을 보조권선을 통해 간접적으로 검출함으로써 정확한 출력전압 제어가 어렵다. 따라서 본 논문에서는 저 대기전력 구현이 가능하며 정확한 출력전압 제어 가능한 SSR 플라이백 컨버터를 제안한다.

2. 제안 AC/DC 플라이백 컨버터

제안 SSR 플라이백 컨버터는 기존 플라이백 컨버터의 2차 측 TL431과 포토커플러 대신 control IC를 사용하였으며 출력전압 제어 방식은 light load에서도 고효율을 얻을 수 있고 error




그림 1 기존 AC/DC 플라이백 컨버터
 Fig. 1 Conventional AC/DC Flyback Converter




그림 2 PSR AC/DC 플라이백 컨버터
 Fig. 2 PSR AC/DC Flyback Converter

amplifier가 없어 간단한 제어 구조를 가지며 빠른 dynamic 특성을 가지는 PFM(Pulse Frequency Modulation) 방식의 variable on time 제어방식을 사용하였다.^[2] 이에 2차 측 IC에서는 출력전압을 직접 검출하여 1차 측 SR flip flop의 set 신호의 주파수 가변을 통해 출력전압을 제어한다. 한편 제안회로는 절연된 1 2차 측간 주파수 가변 된 제어 신호의 전송방법이 요구되며 본 논문에서는 새로운 신호 전송 방법인 PET를 제안한다.

2-1. 제안 Pulse Edge Transmitter

상기 명시한 바와 같이 제안 SSR 플라이백 컨버터는 절연된 1 2차 측간 게이트 구동 신호전송 방법이 필요하다. 따라서 본 논문에서는 새로운 신호 전송 방법인 PET를 제안한다. 제안된 PET는 1 2차 측간 EMI 노이즈 경로로 사용되는 Y capacitor와 저항, 캐패시터, 다이오드로 이루어진 high pass filter를 이용하여 게이트 구동신호를 전송하며 그림 4는 PET의 주요 동작과형을 나타낸다. 제안된 PET는 그림 3의 sawtooth wave와 V_{ref} 와 비교를 통해 comparator에서 그림 4의 S_s 와 같이 트리거신




그림 3 제안 AC/DC 플라이백 컨버터
Fig. 3 Proposed AC/DC Flyback Converter




그림 4 제안 PET 게이트 구동신호 전송 파형
Fig. 4 Gate signal transmission waveform of the proposed PET

호를 발생시킨다. 발생된 트리거 신호 S_s 는 C_s , R_s , C_Y 로 구성된 high pass filter를 통해 1차 측에 위치한 SR flip flop의 set (S) 단자에 인가된다. 이로부터 SR flip flop 출력으로 그림 3의 스위치 M_1 을 구동함으로써 전력변환 동작이 이루어진다. 한편 제안된 PET의 경우 EMI 노이즈 경로를 위해 반드시 부가되어야 하는 Y capacitor를 게이트 구동 신호 전송을 위해 이용되고 있으며 그 외 저항, 캐패시터, 다이오드만을 요구하고 있고 C_s 의 캐패시턴스 값은 약 10pF 내외에 작은 캐패시턴스만을 요구하므로 IC내부의 lead frame 구조를 통해 형성시킬 수 있다. 따라서 제안 PET는 IC로 집적화가 매우 용이하기 때문에 1차 측 IC, 2차 측 IC, PET를 하나의 IC로 one chip화가 가능하며 본 논문에서는 one chip화 IC를 AIO(All In One) PWM IC로 명명하였으며 제안 SSR 플라이백 컨버터는 AIO PWM IC를 적용하였다.

2-2. AIO IC를 적용한 제안 SSR 동작 시퀀스

AIO PWM IC를 적용한 제안 SSR 플라이백 컨버터의 동작 시퀀스는 다음과 같다. 먼저 AC 입력전압이 인가되면 그림 3의 AIO IC 내부에 있는 M_2 스위치는 depletion MOSFET으로 초기에 On이 되어있으므로 $R_{bleeder}$ 를 통해 V_{CC} 의 전압을 충전하여 IC를 기동시킨다. IC가 기동이 되면 그림 3의 start up 신호에 의하여 M_2 스위치는 off 되고 IC는 soft start를 통하여 출력전압을 상승시킨다. 이후 출력전압이 일정 level 이상에 도달하면 트랜스포머의 보조권선을 통하여 IC에 V_{cc} 를 공급해주어 $R_{bleeder}$ 에서 생기는 추가적인 손실을 없애준다. 따라서 제안 SSR 플라이백 컨버터는 출력전압의 직접검출을 통해 출력전압을 정확히 제어할 수 있으며 2차 측의 별도의 부가회로가 필요하지 않아 구조가 간단하며 대기모드 시 TL431의 바이어스 전류에 의한 전력소모가 없으므로 대기전력을 최소화 할 수 있다.

표 1. 제안 SSR 플라이백 컨버터 출력사양 및 주요파라미터

Table 1. Proposed SSR flyback output spec. & major parameter	
V_o / I_o	5V / 2A
Input Voltage	90V _{rms} ~ 264V _{rms}
magnetizing Inductance	500uH
Turn ratio	50 : 3




그림 5 제안 AC/DC 플라이백 컨버터 실험파형
Fig. 5 Experimental waveform of proposed AC/DC flyback

3. 제안 AC/DC 플라이백 컨버터 실험결과

본 논문에서 제안한 AIO PWM IC를 적용한 SSR 플라이백 컨버터의 우수성과 이론적 분석의 타당성 검증을 위해 10W급 플라이백 컨버터를 제작하여 고찰된 실험결과를 제시한다. 현재 AIO PWM IC의 개발이 완료되지 않아 discrete 소자를 이용해 제안 AIO IC와 똑같은 방식의 제어단을 꾸며 테스트를 진행하였다. 표 1에 출력사양 및 주요 파라미터 값을 나타내었으며 그림 5는 universal line full load 시 Power단 주요파형 및 신호전송 주요 파형을 나타낸다. 그림 5의 신호전송 파형에서 S_s , S_{set} , Q 파형의 variable on time 구현을 위해 timer를 사용하여 S_{timer_set} 파형이 추가적으로 들어가 있다. 실험을 통해 universal line full load에서 주파수 가변을 통한 게이트 구동 신호를 PET를 통해 전송하여 출력전압을 일정한 정전압으로 제어하는 것을 증명하였다.

4. 결론

본 논문에서는 저 대기전력 구현이 가능하며 정확한 출력전압 제어가 가능한 Adaptor 개발을 위해 AIO PWM IC를 적용한 SSR 플라이백 컨버터를 제안하였다. 제안 회로는 기존 플라이백 컨버터의 부가회로를 제거함으로써 저 대기전력 구현 및 저 가격화가 가능하며 출력전압을 직접 검출하여 제어함으로써 정확한 출력전압 제어가 가능하다. 제안 회로의 타당성 검증을 위해 제안 방식을 적용한 제어단을 구성하여 10W급 플라이백 컨버터를 제작하였고 실험 결과를 통해 이론적 분석의 타당성을 검증하였다. 따라서 AIO PWM IC를 적용한 SSR 플라이백 컨버터는 정확한 출력전압 제어와 저 대기전력을 만족시킬 수 있으며 제작단가 및 부품 수 측면에서도 많은 장점이 있다. 뿐만 아니라 1 2차 측간 신호 전송이 요구되는 모든 전력변환장치에서도 AIO PWM IC의 사용이 가능하므로 다양한 어플리케이션에 적용시킬 수 있을 것으로 기대되어진다.

본 연구는 미래창조과학부 및 정보통신산업진흥원의 대학ICT 연구센터육성 지원사업의 연구 결과로 수행되었음 (NIPA 2014 H0301 14 1005)

참고 문헌

- [1] Rebay, V, "Similar mobile chargers", 6th IEEE International Symposium on , pp. 187 192, 2011
- [2] Jing Wang. "Design and implementation of high efficiency and low power DC DC converter with PWM/PFM modes", ASICON '07. 7th International Conference on, pp. 596 599, 2007