• 제목/요약/키워드: Reed-Solomon decoding

검색결과 59건 처리시간 0.024초

듀얼 채널 구조를 이용한 Scalable 비디오(SVC)의 전송 성능 향상 (Efficient Transmission of Scalable Video Streams Using Dual-Channel Structure)

  • 유호민;이재면;박주영;한상화;강경태
    • 정보처리학회논문지:컴퓨터 및 통신 시스템
    • /
    • 제2권9호
    • /
    • pp.381-392
    • /
    • 2013
  • 스마트폰과 같은 무선 기기의 보급률이 높아지면서 오디오 및 비디오 스트리밍 서비스를 이용하는 사용자가 급격히 증가하고 있다. 또한 고속 네트워크 환경이 갖추어 짐에 따라 보다 나은 서비스 품질(QoS)에 대한 요구가 증가하고 있다. 무선 환경에서는 불안정한 전송 채널로 인해 패킷의 손실이 빈번하게 발생하기 때문에, Scalable Video Coding (SVC) 영상 부호화 기법을 통하여 네트워크를 보다 더 효율적으로 사용할 수 있다. SVC 기법에서는 기본계층과 상위계층으로 부호화 정보를 구분하는데, 기본계층은 영상의 복원에 있어서 필수적인 저주파 성분을 형성하기 때문에 신뢰성 있는 전송이 필수적이다. 또한 상위계층은 고주파 성분을 형성하며 성공적인 수신 데이터의 양에 비례하여 비디오의 품질이 향상되기 때문에 채널 상황이 허용하는 한도 내에서 처리량(Throughput)을 높이는 것이 중요하다. 본 논문에서는 무조건적인 처리량의 향상보다는 SVC 비디오의 특징을 고려하여 평균 품질을 향상시킬 수 있는 듀얼-채널 활용 기법을 제안한다. 즉, 기본계층에 대해서는 중복 전송방식을 통해 전송의 신뢰성을 향상시키고, 상위계층에 대해서는 분배 전송 방식을 통해 전송 속도 및 처리량을 향상시켰다. 그 결과, 무선 이동환경에서 보다 고수준의 비디오 서비스 제공이 가능해짐을 시뮬레이션을 통해 확인하였다.

UWB 시스템을 위한 RS(23,17) 복호기 최적 설계 (An Optimized Design of RS(23,17) Decoder for UWB)

  • 강성진;김한종
    • 한국통신학회논문지
    • /
    • 제33권8A호
    • /
    • pp.821-828
    • /
    • 2008
  • 본 논문에서는 UWB 시스템에서 사용되는 RS(23,17)부호의 복호기를 최적화하여 설계하였다. 제안된 복호기는 파이프 라인 구조를 갖는 수정된 유클리드(pipeline structured - modified Euclidean) 알고리즘을 사용한다. 먼저, 기존의 PE 블록 구조를 수정하여 효율적인 PE 블록 구조를 제안하고, 차수(degree) 계산이 필요 없는 복호 알고리즘을 제안한다. 또한, Chien 탐색 알고리즘, Forney 알고리즘, FIFO 크기를 UWB 규격에 최적화 시켜, 작은 복호 지연(latency) 및 하드웨어 복잡도를 가지도록 하였다. 제안된 복호기는 Verilog HDL을 사용하여 구현되었고, 삼성 65nm library를 이용하여 합성한 결과, 실제 ASIC을 제작했을 경우에 250MHz정도까지는 동작이 보장된다고 볼 수 있으며, gate count는 17,628이다.

단일오류 정정 및 Erasure 발생을 위한 R-S 복호기 설계 (R-S Decoder Design for Single Error Correction and Erasure Generation)

  • 김용석;송동일;김영웅;이근영
    • 대한전자공학회논문지
    • /
    • 제23권5호
    • /
    • pp.719-725
    • /
    • 1986
  • Reed-solomon(R-S) code is very effective to coerrect both random and burst errors over a noise communication channel. However, the required hardware is very complex if the B/M algorithm was employed. Moreover, when the error correction system consists of two R-S decoder and de-interleave, the I/O data bns lines becomes 9bits because of an erasure flag bit. Thus, it increases the complexity of hardware. This paper describes the R-S decoder which consisits of a error correction section that uses a direct decoding algorithm and erasure generation section and a erasure generation section which does not use the erasure flag bit. It can be shown that the proposed R-S dicoder is very effective in reducing the size of required hardware for error correction.

  • PDF

Novel construction of quasi-cyclic low-density parity-check codes with variable code rates for cloud data storage systems

  • Vairaperumal Bhuvaneshwari;Chandrapragasam Tharini
    • ETRI Journal
    • /
    • 제45권3호
    • /
    • pp.404-417
    • /
    • 2023
  • This paper proposed a novel method for constructing quasi-cyclic low-density parity-check (QC-LDPC) codes of medium to high code rates that can be applied in cloud data storage systems, requiring better error correction capabilities. The novelty of this method lies in the construction of sparse base matrices, using a girth greater than 4 that can then be expanded with a lift factor to produce high code rate QC-LDPC codes. Investigations revealed that the proposed large-sized QC-LDPC codes with high code rates displayed low encoding complexities and provided a low bit error rate (BER) of 10-10 at 3.5 dB Eb/N0 than conventional LDPC codes, which showed a BER of 10-7 at 3 dB Eb/N0. Subsequently, implementation of the proposed QC-LDPC code in a softwaredefined radio, using the NI USRP 2920 hardware platform, was conducted. As a result, a BER of 10-6 at 4.2 dB Eb/N0 was achieved. Then, the performance of the proposed codes based on their encoding-decoding speeds and storage overhead was investigated when applied to a cloud data storage (GCP). Our results revealed that the proposed codes required much less time for encoding and decoding (of data files having a 10 MB size) and produced less storage overhead than the conventional LDPC and Reed-Solomon codes.

무선 센서 네트워크에서 전송 효율과 에너지 소비에 대한 블록 FEC 심볼 크기 영향 분석 (Analysis of Block FEC Symbol Size's Effect On Transmission Efficiency and Energy Consumption over Wireless Sensor Networks)

  • 안종석;윤종혁;이영수
    • 정보처리학회논문지C
    • /
    • 제13C권7호
    • /
    • pp.803-812
    • /
    • 2006
  • 본 논문에서는 저속의 무선 센서 네트워크(WSN: Wireless Sensor Network)에서 블록 FEC(Forward Error Correction) 알고리즘의 심볼 크기의 변화에 따른 802.11 MAC 프로토콜의 전송 효율과 전송 에너지를 해석적으로 분석한다. 블록 FEC 알고리즘은 심볼(symbol) 단위로 오류를 복원하므로, 주어진 무선 센서 채널에서 같은 FEC 체크 비트(check bit) 량을 사용하더라도 블록 FEC 알고리즘의 오류 패킷 복원률은 블록 FEC 심볼 크기에 의존적이다. 즉, 같은 양의 FEC 체크 비트를 사용하는 경우에, 연속된 군집 오류 길이는 작으면서 군집 오류가 자주 발생하는 채널에서는 작은 FEC 심볼이, 이에 반해 군집 오류의 길이는 크고 군집 오류 개수가 작은 군집적 분포를 보이는 채널에서 큰 FEC 심볼이 효율적이다. 심볼 크기의 영향을 평가하기 위해서 본 논문에서는 센서 노드 TIP50CM을 사용하는 WSN에서 수집한 패킷 트레이스를 기반으로 WSN 채널을 Gilbert 모델로 모델링하고, 심볼 크기가 다른 RS(Reed-Solomon) 코드를 생성하고 해석하기 위한 에너지를 측정하였다. 이러한 모델링된 채널과 각 RS 코드 생성과 해석 에너지를 이용하여 FEC 심볼 크기에 따른 RS FEC 코드를 채택한 802.11 MAC 프로토콜의 전송 효율과 전송 에너지를 계산하였다. 실제 측정 데이터와 해석적으로 계산한 데이터를 결합한 계산에 의하면 비슷한 FEC 체크 비트 량을 사용하더라도 FEC 심볼 크기에 따라 전송 효율은 최대 4.2%, 그리고 소요 에너지는 최대 35%의 차이가 발생한다.

무선 센서 네트워크를 위한 비잔틴 공격에 강인한 새로운 다중 패스 키 설정 방법 (New Byzantine Resilient Multi-Path Key Establishment Scheme for Wireless Sensor Networks)

  • 김영식;장지웅;임대운
    • 한국통신학회논문지
    • /
    • 제34권9C호
    • /
    • pp.855-862
    • /
    • 2009
  • 무선 센서 네트워크(wireless sensor network)에서 센서간 비밀키를 설정하는 단계 중 패스키를 구축하는 단계는 비잔틴 공격(Byzantine attack)에 매우 취약하다. Huang과 Hedhi는 RS 부호를 사용해서 비잔틴 공격에 대한 대응법을 제시하였지만, 전송되는 메시지가 공격자(adversary)에게 노출될 뿐만 아니라 전송 효율이 크게 떨어지는 단점을 갖고 있다. 본 논문에서는 Huang과 Hedhi의 방법의 단점을 극복하여, 공격자에게 직접적으로 전송되는 메시지의 정보를 노출하지 알고서도 효율적으로 비잔틴 공격을 막고 변조된 패스의 위치를 알아내는 방법을 제시한다. 이 방법에서는 non-systematic RS 부호를 사용하며 가용한 패스 상으로 서로 다른 RS부호의 부호어(codeword)의 심볼을 전송하게 된다. 이 방법을 사용하면 Huang과 Hedhi의 방법에 비해서 엔트로피 측면에서 보안성이 더 높고 전송 효율이 더 우수해 진다.

가변 블록길이를 갖는 적응형 리드솔로몬 복호기의 설계 (Design of an Adaptive Reed-Solomon Decoder with Varying Block Length)

  • 송문규;공민한
    • 한국통신학회논문지
    • /
    • 제28권4C호
    • /
    • pp.365-373
    • /
    • 2003
  • 본 논문에서는 수정 유클리드 알고리즘을 기반으로 임의의 메시지 길이 k 뿐 아니라 임의의 블록 길이 n를 갖는 RS 부호를 복호할 수 잇는 적응형 RS 복호기를 설계한다. 설계된 복호기는 임의의 길이를 갖는 단축형 RS 부호의 복호 전에 영들을 추가하지 않아도 되므로 단축형 RS 부호에 특히 유리하다. 또한 이들 RS 부호의 오류정정 능력 t의 값을 매 부호어 블록마다 실시간으로 변화시킬수 있으므로 응답 채널이 유용한 경우 채널의 시변 잡음 레벨에 적응적으로 오류 정정 능력을 변화시킬 수 있다. 제시된 복호기 구조는 수정 유클리드 알고리즘에 기반한 4단계는 파이프라인 처리를 수행한다 : (1) 신드롬 계산 (2) MEA 블록 (3) 에러크기 계산 (4) 복호기 실패 검사. 각 단계는 가변 길이의 RS 복호에 적합한 구조를 갖도록 설계된다. 수정 유클리드 알고리즘(MEA) 블록의 새로운 구조를 제시하고, 에러의 크기 계산을 위한 다항식 평가를 위해 역순 출력을 갖는 다항식 평가 회로를 채용한다. MEA 블록은 연산 셀들의 멀티플렉싱 기법과 배속의 전용 클럭 기법(overclocking)을 적용하여 간단한 하드웨어로써 처리 속도를 유지하도록 하였다. 최대 오류정정 능력이 10인 GF($2^8$) 상의 적응형 RS 부호를 VHDL로 설계하고, FPGA에 성공적으로 합성하였다.

매치메이커: 선호도를 고려한 퍼지 볼트 기법 (Matchmaker: Fuzzy Vault Scheme for Weighted Preference)

  • 툽신후;강전일;양대헌;이경희
    • 정보보호학회논문지
    • /
    • 제26권2호
    • /
    • pp.301-314
    • /
    • 2016
  • Juels와 Sudan의 퍼지 볼트 기법은 기법이 갖는 오류 내성 때문에 많은 연구에 사용 되어오고 있다. 그러나 이들의 퍼지 볼트 기법은 그들의 논문에서 영화 애호가 문제를 예를 들었음에도 불구하고, 사람들이 일반적으로 갖는 선호도(preference)의 차이에 대한 고려가 존재하지 않는다. 한편, Nyang과 Lee는 안전하고 성능이 좋은 얼굴인증 시스템을 만들기 위해서, 얼굴 특징이 서로 다른 가중치를 갖도록 얼굴 특징과 퍼지 볼트(vault) 사이에 특별한 연관 구조를 갖는 얼굴 인증 시스템(이른바, 퍼지 얼굴 볼트)을 소개하였다. 그러나 그들의 기법은 일반적인 특징 추출 기법들이 클래스 내부/간 차이를 최적화하려는 특성이 있기 때문에 인증 실패율을 성공적으로 낮추지 못할 것으로 쉽게 예상할 수 있다. 이 논문에서는 퍼지 볼트의 유연성을 제공해주기 위하여 Nyang과 Lee의 퍼지 볼트기반의 얼굴 인증 시스템에서 가중치 아이디어를 다른 방식으로 구현한 버킷(bucket) 구조와 사용자 선호도와 시스템 구현 간 관계를 공식화하는 세 가지 분포 함수에 대해서 소개한다. 또한 이를 바탕으로 선호도 매치메이커(preference matchmaker) 기법을 제안하며, 영화 데이터베이스를 이용하여 이러한 매치메이커의 연산 성능을 확인해본다.

BWA 시스템에서 적응형 버스트 프로파일링을 위한 MAC과 PHY 계층 간 인터페이스의 VLSI 설계 (VLSI Design of Interface between MAC and PHY Layers for Adaptive Burst Profiling in BWA System)

  • 송문규;공민한
    • 대한전자공학회논문지TC
    • /
    • 제42권1호`
    • /
    • pp.39-47
    • /
    • 2005
  • 고속 데이터 전송에 대한 요구가 높아질수록 고속 처리에 대한 요구가 증가하게 되고, 그 결과 통신 시스템에서 하드웨어 구현의 범위가 더 확장되고 있다. 본 논문에서 고려하는 802.16 표준을 기반으로 설계된 BWA 시스템에서는 전송할 MAC PDU를 생성하기 위해 필요한 정의를 생성하는 MAC 계층의 상위부는 소프트웨어에 의해 처리하고, 이 정보를 받아서 MAC PDU를 생성하는 단계부터 실제 전송이 이루어지는 모뎀은 하드웨어에 의해 구현한다. 본 논문에서는 MAC과 PHY 계층 간의 효율적인 메시지 전달을 수행하는 인터페이스 하드웨어를 설계한다. 이 회로는 전송수렴 부계층(transmission convergence sublayer; TC)을 포함한 다음의 기능을 수행한다. (1) MAC PDU(protocol data unit)와 TC PDU 간의 포맷팅, (2) RS 부호화 또는 복호화, (3) DL MAP과 UL MAP을 해석하여 전송 슬롯과 버스트 프로파일의 변조 기법에 맞추어 상향 링크와 하향 링크의 트래픽을 제어하고, 모뎀에 그 정보에 대한 제어 신호를 제공하는 기능을 수행한다. 이외에도 가입자국에는 경쟁 방식의 메시지 전송시 충돌을 피하기 위해 TBEB(truncated binary exponential backoff) 알고리즘을 수행하는 블록이 포함된다. 이상의 모든 기능들을 수행하는 VLSI 구조를 VHDL에 의해 구현 및 검증하였다.