• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제54권8호
• /
• pp.350-354
• /
• 2005

This paper proposes a new method for delay time calculation in RLC interconnects. This method is simple, but precise. The proposed method can calculate delay time of RLC interconnects by simple numerical formula calculation without complex moment calculation using reduced model in RLC interconnects. The results using the proposed method for RLC circuits show that average relative error is within $10\%$ in comparison with HSPICE simulation results.

• 한국도로학회논문집
• /
• 제14권6호
• /
• pp.67-73
• /
• 2012

PURPOSES : This study deals with the effects on the installation of RLC(Red Light Camera). The objective is to analyze the effects of accident reduction after the installation of RLC. METHODS : In pursuing the above, the study uses the 703 accident data occurred at the 64 intersections which RLC are installed or not installed. RESULTS : The main results are as follows. First, Poisson RLC accident model developed in this study is analyzed to be statistically significant. Second, using the above developed model, 33 intersections among 40 intersections are predicted to have the decreasing effects of accidents after the installation of RLC. Finally, the reduction effects are analyzed to be affected by ADT and the number of left-turn lane. CONCLUSIONS : This study is expected to improve the efficiency of RLC and to help in decision-making of RLC installation.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2002년도 ICCAS
• /
• pp.75.1-75
• /
• 2002

Several model order reduction methods for large RLC circuits have been developed in the last few years. Krylop subspace based methods are extremely effective for generating the low order models of large system but there is no optimal theory for the resulting models. Alternatively, methods based truncated balanced realization have an optimality property but are too computationally expensive to use on complicated problems such as large RLC circuits. In this paper, we present a method for improving time domain response of reduced order RLC circuits. The method used here is based on combing Krylop subspace based method and truncated balanced realization method plus residualization. The metho...

• 전기의세계
• /
• 제22권2호
• /
• pp.40-44
• /
• 1973

A method for obtaining state equation for nonlinear time-varying RLC networks is presented. The nonlinear time-varying RLC elements are decomposed by using Murata method to formulate nonlinear state equation. A nonlinear time-varying RLC network containing twin tunnel diode is solved as an example. In consequence of solving the examjple, simple methods are presented for revising the original network model so that the formulation of state equation is simplified.

• Journal of Electrical Engineering and Technology
• /
• 제10권4호
• /
• pp.1752-1758
• /
• 2015

This paper presents partial discharge localization in stator winding of generators using multi-conductor transmission line (MTL) and RLC ladder network models. The high-voltage (HV) winding of a 6kV/250kW generator has been modeled by MATLAB software. The simulation results of the MTL and the RLC ladder network models have been evaluated with the measurements results in the frequency domain by applying of the Pearson’s correlation coefficients. Two PD generated calibrator signals in kHz and MHz frequency range were injected into different points of generator winding and the signals simulated/measured at the both ends of the winding. For partial discharge localization in stator winding of generators is necessary to calculate the frequency spectrum of the PD current signals and then estimate the poles of the system from the calculated frequency spectrum. Finally, the location of PD can be estimated. This theory applied for the above generator and the simulation/measured results show the good correlation for PD Location for RLC ladder network and MTL models in the frequency range of kHz (10kHz<f<1MHz) and MHz (1MHz<f<5MHz) respectively.

• 한국전자파학회논문지
• /
• 제24권11호
• /
• pp.1098-1103
• /
• 2013

본 논문은 직렬 RLC 정합과 저항 궤환 회로를 이용하여 설계한 중심 주파수 8 GHz를 갖는 저잡음 증폭기를 제안한다. 제안하는 LNA는 입력 정합에 Degenerate inductor를 사용하여 $S_{21}$이 넓은 대역폭을 지니고 있고, 병렬로 구성된 회로를 직렬 공진 회로로 변환함으로써 입력 정합 회로를 등가회로로 축약하여 해석을 하였다. 저항 궤환 회로와 입력 RLC 정합이 모두 사용되어 제안하는 LNA는 최대 8.5 dB의 $S_{21}$(-3 dB 대역폭은 약 3.5 GHz), 잡음 지수로 5.9 dB, IIP3로는 1.6 dBm 값을 가지며, 1.2 V에서 7 mA를 소모한다.

• 전자공학회논문지C
• /
• 제36C권5호
• /
• pp.13-26
• /
• 1999

본 논문은 다양한 회로 연결선 모형 중에서 연결선 변수 및 동작 환경에 다라 최적 모형을 쉽게 선택할 수 있는 기준을 제시하고자 한다. 이를 위하여 먼저 연결선의 총 저항, 인덕턴스, 커패시턴스 값 및 신호의 동작주파수를 기반으로 정량적 모형화 오차 분석에 근거하여 인덕턴스의 영향을 고려하여 모형화해야 하는 RLC-class 모형 영역과 그럴 필요가 없는 RC-class모형 영역으로 분할하는 방법을 제시한다. 칩 내부 연결선의 대부분을 차지하는 RC-class 회로 모형은 모형 차수 축소 기법을 통하여 효율적으로 해석될 수 있다. RLC-class 회로 모형은 주어진 허용 모형화 오차 및 전기 변수에 따라 ILC(Iterative Ladder Circuit) 거시 모형, MC(Method of Characteristics)거시 모형 및 상태 기반 컨벌루션(comvolution) 방법 중에서 최적인 모형을 선정하게 된다. 본 논문은 SPICE류의 범용 회로 시뮬레이션 앨고리즘을 가정할 때, 세부 모형들의 시뮬레이션 비용을 감안하고서 최적 모형을 찾는 영역 구성도를 제시한다. 본 논문에서 제시하는 거시모형화 방법은 회로의 수동성을 유지하며, 따라서 무조건적 안정도를 보장할 수 있다.

• 대한전자공학회논문지SD
• /
• 제43권7호
• /
• pp.20-28
• /
• 2006

본 논문에서는 불규칙하고 복잡한 다층(multi-layer) RLC 배선에 대하여 TWA(Traveling-wave-based Waveform Approximation)을 기반으로 한 새로운 시그널 인테그러티 검증에 대한 방법을 제시한다. 실제 레이아웃 구조의 불규칙한 배선을 가상 직선 배선으로 변환하고 이를 TWA 기법을 사용하여 효율적으로 검증하였다. 여기서 제안된 방법은 3차원 구조에 대한 회로 모델을 사용한 일반적인 SPICE 시뮬레이션에 비하여 계산시간을 현저하게 단축시킬 수 있으며, 타이밍의 경우 5% 이내에서, 크로스톡의 경우 10% 이내에서 정확하다는 것을 보인다.

• 한국전자파학회논문지
• /
• 제15권7호
• /
• pp.653-660
• /
• 2004

본 논문에서는 단락된 사각 디스크와 프로브 급전된 사각 스파이럴 형태의 스트립 선로를 전자기적으로 결합한 형태의 소형 모노폴 안테나를 제안하고, 집중소자를 이용하여 안테나의 등가모델을 제시하였다. 단락 된 사각 디스크는 캐패시턴스 성분을 가지는 모노폴로써 병렬 RLC 공진회로로 등가화 되며, 사각 스파이럴 스트립 선로 급전부는 인덕턴스 성분의 모노폴로써 직렬 RLC 공진회로로 등가화 된다. 그러므로 안테나는 병렬 공진회로의 공진과 직렬 공진회로의 공진이 결합하여 넓은 주파수 대역폭을 가지게 된다. 제안한 안테나는 0.075λ$_{0}$${\times}$0.075λ$_{0}$${\times}$0.075λ$_{0}$의 크기를 가지며, VSWR$\leq$2를 기준으로 2.038GHz의 중심주파수에서 16.5 %의 대역폭을 가진다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
• /
• pp.435-438
• /
• 2004

This paper presents a new analytical model to suppress RLC resonance effects in power/ground lines due to a decoupling capacitor. First, the resonance frequency of an RLC circuit which is composed of package inductance. decoupling capacitor, and output drivers is accurately estimated. Next, using the estimated resonance frequency, a suitable decoupling capacitor sire is determined. Then, a novel design methodology to suppress the resonance effects is developed. Finally, its validity is shown by using $0.18 {\mu}m$ process-based-HSPICE simulation.