• 제목/요약/키워드: R-package

검색결과 539건 처리시간 0.027초

Analysis of the experimental cooling performance of a high-power light-emitting diode package with a modified crevice-type vapor chamber heat pipe

  • Kim, Jong-Soo;Bae, Jae-Young;Kim, Eun-Pil
    • Journal of Advanced Marine Engineering and Technology
    • /
    • 제39권8호
    • /
    • pp.801-806
    • /
    • 2015
  • The experimental analysis of a crevice-type vapor chamber heat pipe (CVCHP) is investigated. The heat source of the CVCHP is a high-power light-emitting diode (LED). The CVCHP, which exhibits a bubble pumping effect, is used for heat dissipation in a high-heat-flux system. The working fluid is R-141b, and its charging ratio was set at 60 vol.% of the vapor chamber in a heat pipe. The total thermal conductivity of the falling-liquid-film-type model, which was a modified model, was 24% larger than that of the conventional model in the LED package. Flow visualization results indicated that bubbles grew larger as they combined. These combined bubbles pushed the working fluid to the top, partially wetting the heat-transfer area. The thermal resistance between the vapor chamber and tube in the modified design decreased by approximately 32%. The overall results demonstrated the better heat dissipation upon cooling of the high-power LED package.

Giga-Hertz-Level Electromagnetic Field Analysis for Equivalent Inductance Modeling of High-Performance SoC and SiP Designs

  • Yao Jason J.;Chang Keh-Jeng;Chuang Wei-Che;Wang, Jimmy S.
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제5권4호
    • /
    • pp.255-261
    • /
    • 2005
  • With the advent of sub-90nm technologies, the system-on-chip (SoC) and system-in-package (SiP) are becoming the trend in delivering low-cost, low-power, and small-form-factor consumer electronic systems running at multiple GHz. The shortened transistor channel length reduces the transistor switching cycles to the range of several picoseconds, yet the time-of-flights of the critical on-chip and off-chip interconnects are in the range of 10 picoseconds for 1.5mm-long wires and 100 picoseconds for 15mm-long wires. Designers realize the bottleneck today often lies at chip-to-chip interconnects and the industry needs a good model to compute the inductance in these parts of circuits. In this paper we propose a new method for extracting accurate equivalent inductance circuit models for SPICE-level circuit simulations of system-on-chip (SoC) and system-in-package (SiP) designs. In our method, geometrical meshes are created and numerical methods are used to find the solutions for the electromagnetic fields over the fine meshes. In this way, multiple-GHz SoC and SiP designers can use accurate inductance modeling and interconnect optimization to achieve high yields.

TSV 디자인 요인에 따른 기생 커패시턴스 분석 (Parasitic Capacitance Analysis with TSV Design Factors)

  • 서성원;박정래;김구성
    • 반도체디스플레이기술학회지
    • /
    • 제21권4호
    • /
    • pp.45-49
    • /
    • 2022
  • Through Silicon Via (TSV) is a technology that interconnects chips through silicon vias. TSV technology can achieve shorter distance compared to wire bonding technology with excellent electrical characteristics. Due to this characteristic, it is currently being used in many fields that needs faster communication speed such as memory field. However, there is performance degradation issue on TSV technology due to the parasitic capacitance. To deal with this problem, in this study, the parasitic capacitance with TSV design factors is analyzed using commercial tool. TSV design factors were set in three categories: size, aspect ratio, pitch. Each factor was set by dividing the range with TSV used for memory and package. Ansys electronics desktop 2021 R2.2 Q3D was used for the simulation to acquire parasitic capacitance data. DOE analysis was performed based on the reaction surface method. As a result of the simulation, the most affected factors by the parasitic capacitance appeared in the order of size, pitch and aspect ratio. In the case of memory, each element interacted, and in the case of package, it was confirmed that size * pitch and size * aspect ratio interact, but pitch * aspect ratio does not interact.

Apache Spark를 활용한 대용량 데이터의 처리 (Processing large-scale data with Apache Spark)

  • 고세윤;원중호
    • 응용통계연구
    • /
    • 제29권6호
    • /
    • pp.1077-1094
    • /
    • 2016
  • 아파치 스파크는 빠르고 범용성이 뛰어난 클러스터 컴퓨팅 패키지로, 복구 가능한 분산 데이터셋이라는 새로운 추상화를 통해 데이터를 인메모리에 유지하면서도 결함 감내성을 얻을 수 있는 방법을 제공한다. 이러한 추상화는 하드디스크에 직접 데이터를 읽고 쓰는 방식으로 결함 감내성을 제공하는 기존의 대표적인 대용량 데이터 분석 기술인 맵 리듀스 프레임워크에 비해 상당한 속도 향상을 거두었다. 특히 로지스틱 회귀 분석이나 K-평균 군집화와 같은 반복적인 기계 학습 알고리즘이나 사용자가 실시간으로 데이터에 관한 질의를 하는 대화형 자료 분석에서 스파크는 매우 효율적인 성능을 보인다. 뿐만 아니라, 높은 범용성을 바탕으로 하여 기계 학습, 스트리밍 자료 처리, SQL, 그래프 자료 처리와 같은 다양한 고수준 라이브러리를 제공한다. 이 논문에서는 스파크의 개념과 프로그래밍 모형에 대해 소개하고, 이를 통해 몇 가지 통계 분석 알고리즘을 구현하는 방법에 대해 소개한다. 아울러, 스파크에서 제공하는 기계 학습 라이브러리인 MLlib과 R 언어 인터페이스인 SparkR에 대해 다룬다.

머신러닝을 활용한 서울시 중학생 진로성숙도 예측 요인 탐색 (Exploring the Factors Influencing Students' Career Maturity in Seoul City Middle School: A Machine Learning)

  • 박정
    • 한국빅데이터학회지
    • /
    • 제5권2호
    • /
    • pp.155-170
    • /
    • 2020
  • 본 연구의 목적은 서울시 중학생의 진로성숙도 예측 요인을 찾기 위해 머신러닝 기법(Decision Tree, Random Forest, XGBoost)을 서울교육종단연구 4~6차년도 데이터에 적용하였다. 적용에 따라 도출된 세 가지 머신러닝 모형의 변수 중요도와 각 지표별 성능을 확인하였다. 또한 XGBoostExplainer 패키지를 활용하여 모형을 해석하였으며, 데이터 전처리와 분석 모두 R과 R Studio를 활용하였다. 그 결과 각 모형별로 변수 중요도 순위는 다소 차이가 있으나 '성취목표', '창의성', '자아개념', '부모자녀와의 관계', '회복탄력성'이 높은 순위를 보였다. 또한 XGBoostExplainer를 활용하여 패널별 진로성숙도에 정적·부적 영향을 주는 요인을 탐색하였고, '성취목표'가 진로성숙도 예측 최우선 요인임을 찾을 수 있었다. 본 연구결과를 바탕으로 머신러닝 및 변수선택 방법의 비교연구와 서울교육종단연구 코호트별 비교연구가 수행되어야 함을 제언하였다.

Comparison of the Power of Bootstrap Two-Sample Test and Wilcoxon Rank Sum Test for Positively Skewed Population

  • Heo, Sunyeong
    • 통합자연과학논문집
    • /
    • 제15권1호
    • /
    • pp.9-18
    • /
    • 2022
  • This research examines the power of bootstrap two-sample test, and compares it with the powers of two-sample t-test and Wilcoxon rank sum test, through simulation. For simulation work, a positively skewed and heavy tailed distribution was selected as a population distribution, the chi-square distributions with three degrees of freedom, χ23. For two independent samples, the fist sample was selected from χ23. The second sample was selected independently from the same χ23 as the first sample, and calculated d+ax for each sampled value x, a randomly selected value from χ23. The d in d+ax has from 0 to 5 by 0.5 interval, and the a has from 1.0 to 1.5 by 0.1 interval. The powers of three methods were evaluated for the sample sizes 10,20,30,40,50. The null hypothesis was the two population medians being equal for Bootstrap two-sample test and Wilcoxon rank sum test, and the two population means being equal for the two-sample t-test. The powers were obtained using r program language; wilcox.test() in r base package for Wilcoxon rank sum test, t.test() in r base package for the two-sample t-test, boot.two.bca() in r wBoot pacakge for the bootstrap two-sample test. Simulation results show that the power of Wilcoxon rank sum test is the best for all 330 (n,a,d) combinations and the power of two-sample t-test comes next, and the power of bootstrap two-sample comes last. As the results, it can be recommended to use the classic inference methods if there are widely accepted and used methods, in terms of time, costs, sometimes power.

딥러닝 기반의 제품 포장에 인쇄된 유통기한 결함 검출 방법 (Deep Learning-Based Defects Detection Method of Expiration Date Printed In Product Package)

  • 이종운;정승수;유윤섭
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2021년도 춘계학술대회
    • /
    • pp.463-465
    • /
    • 2021
  • 현재 식품 포장 및 박스에 인쇄된 유통기한 검사 방법은 일부 제품만 샘플링하여 사람의 눈으로 검사하는 방법이다. 이러한 샘플링 검사는 극히 일부분의 제품만 검사 가능하다는 한계를 지니고 있다. 따라서 카메라를 활용한 정확한 검사가 요구된다. 본 논문에서는 제품 포장에 인쇄된 유통기한 결함 검출방법에 인공지능 기술인 딥 러닝 객체인식 기술 모델을 제안한다. 제안된 방법으로는 딥러닝 객체인식 모델 중에 Faster R-CNN 모델을 이용해 인쇄된 유통기한을 검출을 학습하고 Faster R-CNN 방법을 이용해서 수집된 칼라이미지를 그레이 이미지와 이진화 이미지로 변환한 이미지에 대해 각각 성능을 비교하고 검출 성능을 확인한다. 딥 러닝 기술에 적용한 박스에 인쇄된 유통기한 검출 성능은 기존 비전 검사기의 검출 성능과 비슷한 검출 성능을 보였다.

  • PDF

5S rRNA 염기서열에 으한 잔나비걸상과 좀구멍버섯의 계통학적 연구 (Phylogenetic Study of Ganoderma applanatum and Schizopora paradoxa Basd on 5S rRNA Sequences)

  • 김학현;정학성
    • 미생물학회지
    • /
    • 제32권3호
    • /
    • pp.177-181
    • /
    • 1994
  • 담자균류 균심류의 영지과에 속하는 잔나비걸상(Ganoderma applanatum)과 구멍장이 버섯과에 속하는 좀구멍버섯 (Schizopora paradoxa) 두 종의 5S rRNA 염기서열들을 (EMBL accession mumbers X73589 and X73890) directchemical method로 분석 결정하고 담자균류 균심류와 복균류의 기존에 밝혀진 9종 버섯의 염기서열과 비교하였다. 잔나비걸상과 좀구멍버섯의 5S rRNA는 각각 118개의 염기로 구성되어 있으며 B형 5S rRNA에 해당하였고 Huysmans 등이 제시한 2차구조의 모델에 들어 맞으며 Walker와 Doolittle이 제시한 제 5 염기서열군에 속하였다. 진화거리를 나타내는 Kimura의 염기치환상수 $K_{nuc}$값에 으하면 잔나비걸상과 가장 가까운 좋은 고약버석과의 Ceratobasidium cornigerum으로서 염기 3개의 차이를 보였으며 좀구멍버섯과 가장 가까운 좋은 구멍장이 보섯과의 줄버섯(Bjerkandera adusta)으로서 염기 두개의 차이를 보였다.11개 5S rRNA의 이차구조를 비교하였을때 염기의 치환은 loop 부분보다는 helix 부분에서 많이 일어났으며, 이는 helix 부분이 loop 부분보다는 진화적으로 덜 보존되어 있고 진화 분지를 형성하는데 보다 많은 영향을 주었음을 시사하였다. Kimura의 two parameter method로 계산된distance matrix를 사용하고 Felsenstein PHYLIP package의 Neighbor program에서 Neighborjpomomg option을 이용하여 계통수를 그렸을 때 균심류의 버섯들은 부분적으로 목별로 구분되었다. 균심류의 민주름버섯목에는 적어도 먹물버섯류(Coprinus radiatus)를 제외한 2개의 계통분지가 있고 주름버섯목에도 2개의 계통 분지가 있으며, 복균류에는 말불버섯(Lycoperdon pyriforme)이 독립된 계통분지를 형성하고 있음을 시사하였다.

  • PDF

효소반응속도론에 기초한 단감의 호흡 모델에 관한 연구 (Enzyme Kinetics Based Modeling of Respiration Rate for 'Fuyu' Persimmon (Diospyros kaki) Fruits)

  • 안광환;이동선
    • 한국식품과학회지
    • /
    • 제36권4호
    • /
    • pp.580-585
    • /
    • 2004
  • 단감의 호흡에 미치는 산소, 이산화탄소 가스조성과 저장온도의 영향을 조사하기 위하여 비경쟁억제 효소반응속도식$(R=V_m[O_2]/(K_m+(1+[CO_2]/K_i)[O_2]))$과, Arrhenius 식(R=A exp(-E/$(R^*T)$)을 각각 모델로 하였다. 호흡 data는 0, 5, $20^{\circ}C$에서 폐쇄계방법으로 수집하였다. 0, $5^{\circ}C$에서 $K_m$은 0.1%이하, $K_i$는 100%이상이었고, $20^{\circ}C$에서 산소소비와 이산화탄소 발생의 $K_m$은 각각 10.72%와 3.25%로 크게 증가하였고, $K_i$는 각각 59.6%와 44.6%로 크게 감소하였다. 활성화에너지는 산소농도가 낮아지고 이산화탄소 농도가 높아질수록 감소하였고, 산소소비의 활성화에너지가 이산화탄소 발생의 활성화에너지보다 낮았다. 이는 이산화탄소 발생 호흡량이 산소소비 호흡량에 비해 온도의 영향을 많이 받고, 산소감소와 이산화탄소 증가에 따른 호흡량 감소 효과는 저온에 비해 고온에서 커지는 경향이었다. 이는 산소소비와 이산화탄소 발생의 $K_m$$K_i$값 비교에 의한 예측과 일치하는 결과이다. 이상의 간을 근거로 하여 각 온도별 MA포장 내 공기조성 변화의 예측하였고, 또한 실제 실험으로 조사된 값은 일치하였다. 따라서 단감의 최적 MA 포장조건설정에 있어서 효소반응속도론에 근거한 호흡모델이 타당한 것으로 판단되었다.

미세피치 패키지 적용을 위한 thin ENEPIG 도금층의 솔더링 특성 (Solderability of thin ENEPIG plating Layer for Fine Pitch Package application)

  • 백종훈;이병석;유세훈;한덕곤;정승부;윤정원
    • 마이크로전자및패키징학회지
    • /
    • 제24권1호
    • /
    • pp.83-90
    • /
    • 2017
  • 본 연구에서는 미세피치 패키지 적용을 위한 기초 실험으로 thin ENEPIG(Electroless Nickel Electroless Palladium Immersion Gold) 도금층을 형성하여 솔더링 특성을 평가하였다. 먼저, Sn-3.0Ag-0.5Cu (SAC305) 솔더합금에 대한 thin ENEPIG 도금층의 젖음 특성이 평가되었으며, 순차적인 솔더와의 반응에 대한 계면반응 및 솔더볼 접합 후 고속 전단 시험을 통한 접합부 기계적 신뢰성이 평가되었다. 젖음성 시험에서 침지 시간이 증가함에 따라 최대 젖음력은 증가하였으며, 5초의 침지 시간 이후에는 최대 젖음력이 일정하게 유지되었다. 초기 계면 반응 동안에는 $(Cu,Ni)_6Sn_5$ 금속간화합물과 P-rich Ni 층이 SAC305/ENEPIG 계면에서 관찰되었다. 연장된 계면반응 후에는 P-rich Ni 층이 파괴 되었으며, 파괴된 P-rich Ni 층 아래에는 $(Cu,Ni)_3Sn$ 금속간화합물이 생성되었다. 고속 전단 시험의 경우, 전단속도가 증가함에 따라 취성 파괴율이 증가하였다.