• 디지털산업정보학회논문지
• /
• 제9권2호
• /
• pp.55-61
• /
• 2013

A field-programmable gate array (FPGA) is an integrated circuit designed to be configured by a customer or a designer after manufacturing. The FPGA configuration is generally specified using a hardware description language (HDL), similar to that used for an application-specific integrated circuit (ASIC) (circuit diagrams were previously used to specify the configuration, as they were for ASICs, but this is increasingly rare). Contemporary FPGAs have large resources of logic gates and RAM blocks to implement complex digital computations. In this paper, we implement a system of digital instrumentation using FPGA. This system consists of the trigger part, memory address controller part, control FSM part, Encoder part, LCD controller part. The hardware implement using FPGA and the verification of the operation is done in a PC simulation. The proposed hardware was mapped into Cyclone III EP2C5Q208 from Altera and used 1,700(40%) of Logic Element (LE). The implemented circuit used 24,576-bit memory element with 6-bit input signal. The result from implementing in hardware (FPGA) could operate stably in 140MHz.

• 논리연구
• /
• 제4권
• /
• pp.63-87
• /
• 2000

내일 눈이 올 것이다. 이 명제의 모순적 반대는 '내일 눈이 오지 않을 것이다'이다. 오늘 이 둘 중의 어느 한 명제가 참일 경우, 그 명제는 이미 오늘 참이고 그리고 그의 모순적 반대의 다른 한 명제는 오늘 이미 거짓이다. 만약 오늘 둘 중의 어느 명제가 참인지 이미 결정되어 있다면, 그러한 결정된 사태가 내일 발생되지 않을 조바심에 안달이 날 것이다. 만약, 둘 중의 어떤 한 명제가 참인지 결정되어있지 않으면, 그 역시 내일의 사태가 어떠한 결정적 태도로 주어지고 있지 않은 현재가 찝찔한 것이다. 전자를 결정론, 후자는 비결정론의 입장인데, 에피쿠어의 절충적 의견에 따르면, '눈이 온다'와 그리고 '눈이 오지 않는다'는 둘 다의 결과들이 가능하다. 그에 따르면 실제로 일어나는 것만 가능하므로, 세계의 전 과정에서 결코 일어나지 않았던 것은 언제라도 가능하지 않았다. 전자를 대표하는 디오도어는 현존하는 한 언명은 시간의 질서 안에서 가까운 훗날에나 먼 훗날에도 명제 논리적으로 결정되어있다고 주장한다. 이에 후자를 표방한 크리십은 한 언명의 결과는 그의 모든 조건들이 채워진다면 가능하고, 그의 필연적인 조건들이 결코 충족적으로 채워지지 않으면 다른 한 결과는 결코 일어나지 않는다고 주장한다. 여기서 벌어진 논쟁에서 본고는 명제의 가치를 선형적 구조의 시간에서 해석한 디오도어의 결정론에 대하여 흐트러진 시간의 구조에서 해석한 크리십의 숙명론의 논의의 대비를 보여줄 것이다.

• 전기전자학회논문지
• /
• 제18권4호
• /
• pp.593-602
• /
• 2014

인공신경망회로 목표 중의 하나는 최소한의 회로구성으로 구현가능함수를 가능한 많게 하는데 있다. 본 논문은 인공신경망회로의 가장 기본이 되는 하나의 입력노드와 하나의 출력노드, 그리고 입출력에 다단(multi-level)값을 갖는 단층(입출력 2 layer) 다단 코어넷(CoreNet)을 제안하고 그 처리 용량을 구하였고, 무게값 공간에서 구현 가능한 함수와 각 무게값 좌표(${\omega}$,${\theta}$)를 계산으로 구하여 한 함수의 구현 가능 여부를 알 수 있게 하였다. 또 입력 단계(level)값 설정 방법으로 cot(${\sqrt{x}}$)을 제안하였다. 제안된 p단 입력과 q단 출력을 갖는 코어넷의 처리용량(구현 가능한 함수의 수)은 $a_{p,q}={\frac{1}{2}}p(p-1)q^2-{\frac{1}{2}}(p-2)(3p-1)q+(p-1)(p-2)$임을 유도 증명하였다. 시뮬레이션으로 5단(level) 입력 값과, 6단 출력 값을 갖는 1(5)-1(6) 모델을 분석한 결과, cot(${\sqrt{x}}$) 입력 레벨링법에서 총 246가지의 함수가 구현가능 함을 보였다. 이 모델의 시뮬레이션 결과에서는 최대 219개의 함수가 수렴(구현 가능)하였고, 구현가능 함수 중에서 나머지 수렴되지 않은 27개의 함수는 무게값 공간에서 무게값 좌표를 계산하여 구현 가능함을 보였다. 이는 앞에서 제시된 코어넷 처리용량 $a_{5,6}(=246)$에 의한 계산 값과 일치하였다. 무게값 공간에서, 구현 가능한 함수가 차지하는 영역의 함수번호 매김 방법도 제시하여 구현 가능함수의 번호도 알 수 있도록 하였다.

• 한국콘텐츠학회논문지
• /
• 제13권2호
• /
• pp.400-411
• /
• 2013

본 연구에서는 기존연구들이 OCB의 선행요인들에 대한 지속적인 연구를 해 오고 있음에도, 환원주의적 회귀모형 혹은 이변량적 접근에 치중함으로써, 그 수행동기를 충분히 설명해 내지는 못하고 있다는 비판에 착안하고 있다. OCB는 본질적으로 지극히 주관적이고, 가변적인 속성을 띠기에, 구성원들이 자신의 관점과 입장에서 OCB를 어떻게 인식 및 해석하고 또 수행하는 지를 탐구할 필요가 제기되는 바, 그 속성상 이에 매우 부합하는 특성을 지닌 Q방법론을 적용하며, 두 가지 연구과제, 즉, 첫째, OCB의 수행동기에 대한 구성원들의 인식유형을 파악하고, 둘째, 파악된 인식유형별로 그 구체적 특성을 비교분석한다. 17명의 P표본을 대상으로 분석한 결과 모두 4가지 유형의 OCB수행의 주관적 동기가 도출되고 있는 바, 각기 그 특징에 부합하도록 규범기반형, 수단기반형, 기질기반형, 그리고 회피기반형이라는 명칭들을 부여하였다. 이 유형들은 대부분 기존연구들에서 이론적으로 논의되어 왔던 OCB의 수행동기들에 부합하는 특징 들을 드러냄과 동시에, 서로 분명하게 구분되는 차별성을 보여주고 있어 매우 흥미롭다. 한편 본 연구에서 회피기반형이라 명명된 마지막 유형의 경우에는 기존의 연구들에서는 전혀 논의된 바 없는 OCB의 새로운 수행동기유형으로서, 차후 집중적인 연구가 필요한 부분이라 할 것인데, 이는 가설생성적인 Q방법론의 특징을 여실히 보여주고 있다할 것이다.

• 대한전자공학회논문지SD
• /
• 제42권9호
• /
• pp.1-8
• /
• 2005

최근 Mobile용 RF ICs 적용을 위한 RF CMOS 기술과 함께 핵심 기술로 SiGe Heterojunction Bipolar Transistor (HBT) 소자 개발의 중요성이 증대되고 있다. 본 논문은 현재 5GHz 동작 수준의 RF제품에서 주로 사용되는 기술인 $0.35\{mu}m$ 설계 Rule을 적용하여 $f_{max}$ 50GHz에서 동작하는 SiGe BiCMOS 기술 개발에 대한 내용을 논의한다. 본 SiGe HBT에 사용하는 에피막 성장 기술은 Trapezoidal Ge base profile 및 non-selective 방식이고, 에미터 RTA 조건 및 SiGe HBT base에 대한 Vertical Profile 최적화를 수행하였다. hFE 100, $f_{T}\;45GHz,\;NF_{min}\;0.8dB$ 수준으로 우수한 특성 및 기술 경쟁력을 갖는 SiGe BiCMOS 공정 개발 및 양산 기술을 확보하였다. 또한, 기존의 0.35um설계 Rule공정 target떼 부합되는 CMOS소자를 포함시켰으며, RF용 Passive소자로 높은 Q값을 갖는 MIM capacitor(1pF, Q>80), Inductor(2nH $Q\~$l2.5)를 제공하였다

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 학술대회지
• /
• pp.486-490
• /
• 2004

Programmable logic controller (PLC) is widely used in manufacturing system or process control. This paper presents the design of a 32-bit microprocessor for a sequence control using an Application Specification Integrated Circuit (ASIC). The 32-bit microprocessor was designed by a VHDL with top down method; the program memory was separated from the data memory for high speed execution of 274 specified sequence instructions. Therefore it was possible that sequence instructions could be operated at the same time during the instruction fetch cycle. And in order to reduce the instruction decoding time and the interface time of the data memory interface, an instruction code size was implemented by 32-bits. And the real time debugging as single step run, break point run was implemented. Pulse instruction, step controller, master controllers, BIN and BCD type arithmetic instructions, barrel shit instructions were implemented for many used in PLC system. The designed microprocessor was synthesized by the S1L50000 series which contains 70,000 gates with 0.65um technology of SEIKO EPSON. Finally, the benchmark was performed to show that designed 32-bit microprocessor has better performance than Q4A PLC of Mitsubishi Corporation.

• The Journal of Asian Finance, Economics and Business
• /
• 제7권6호
• /
• pp.109-116
• /
• 2020

The study examines the nexus between financial development and economic growth in India during Q1: 1996 to Q3: 2018. This study employs time-series data of real GDP and ratio of broad money to GDP as a proxy for economic and financial development, respectively. The data are obtained from RBI database on the Indian economy. All variables are seasonally adjusted using X12-arima technique and expressed in natural logarithm form. Non-linear Autoregressive Distributed Lag (NARDL) bound test has been used to check for cointegrating relationship of these two variables. Empirical findings suggest that, unlike in the short run, in the long run financial development does impact economic growth positively. Further, a symmetric effect of positive and negative components of financial development is found for the Indian economy, whereas the effect of control variable like exchange rate and trade openness is in consonance with common economic intuition. Exchange rate is in consonance with intuitive economic logic that a fall in exchange rate makes exports cheaper and increases the quantity of export, which improves the balance of payment and leads to a rise in aggregate demand, hence improves economic growth. This paper contributes to the existing literature on India by breaking down financial indicator into positive and negative components to examine the finance-growth relationship.

• 한국통신학회논문지
• /
• 제30권2A호
• /
• pp.107-113
• /
• 2005

본 논문에서는 통신소자의 경박 단소화 추세에 따라 적층 세라믹 SMD(surface mounted device) 패키지기술을 통하여 소형화한 $5{\times}7mm$의 크기의 VCXO를 개발한다. 이때 안정된 입력신호를 공급하기 위하여 양의 이미터결합논리(PECL)를 이용하고, 역메사형 HFF(high frequency fundamental) 기법을 이용하여 제작한 수정소자로 IC에 설계함으로써 동작전압은 3.3 V, 저전력하에서 120MHz-180MHz 범위의 주파수에서 발진하며, Q인자는 5 K이상, 3.5 ps rms의 낮은 지터(Jitter)와 위상잡음 특성 및 일정기간의 경화실험에서도 안정된 출력특성을 보인다.

• 대한전자공학회논문지SD
• /
• 제48권12호
• /
• pp.91-96
• /
• 2011

본 논문에서는 전류 모드 동작에 기반한 IEEE 802.15.4 규격을 만족하는 2.4GHz 저전력 직접 변환 송신기를 제안하고 $0.13{\mu}m$ CMOS 공정을 이용하여 구현하였다. 제안된 송신기는 디지털-아날로그 변환기, 저역통과 필터, 가변 이득 I/Q 상향 혼합기, 구동 증폭기 및 LO 버퍼를 포함하는 주파수 나누기 2회로로 구성되어 있다. 디지털-아날로그 변환기와 저역통과 필터(LPF), 가변이득 I/Q 상향 혼합기의 트랜스컨덕터 단을 하나의 전류 미러 회로로 합친 간단한 구조를 제안하여 전력 소모를 줄이면서 선형성을 향상할 수 있도록 하였다. 구동 증폭기는 캐스코드 타입의 증폭기로 제어 신호를 이용하여 이득을 조절할 수 있게 하였고, 외부 4.8GHz 신호를 받아 주파수 나누기 2 전류 모드 로직 (CML) 회로를 사용하여 2.4GHz I/Q 차동 LO 신호를 생성하도록 설계하였다. 구현한 송신기는 30dB의 이득 조정 범위를 가지면서 0dBm의 최대 출력 신호에서 33dBc의 LO 누설 성분, 40dBc의 3차 하모닉 성분의 특성을 보이며, 구현한 칩의 면적은 $1.76mm{\times}1.26mm$으로 전력소모는 1.2V 단일 전원 전압으로부터 10.2mW이다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2005년도 추계학술대회 학술발표 논문집 제15권 제2호
• /
• pp.317-320
• /
• 2005

본 논문에서는 퍼지 로직을 이용하여 로봇의 여러 환경변수에 따라 로봇들의 행동을 적절히 선택하는 알고리즘을 제시한다. 전략 및 전술 알고리즘으로 많이 알려진 Modular Q-학습 알고리즘은 개체의 수에 따른 상태수를 지수 함수적으로 증가시킬 뿐만 아니라, 로봇이 협력하기 위해 중재자모듈이라는 별도의 알고리즘을 필요로 한다. 그러나 앞으로 제시하는 로봇 행동의 퍼지 적정성을 고려한 로봇축구 전략 및 전술 알고리즘은 환경 변수에 따라 로봇 행동의 적절성을 퍼지 로직을 통하여 얻어내게 하였으며, 이를 이용함으로써 다수 로봇의 상호작용도 고려할 수 있게 하였다.