• 정보처리학회논문지A
• /
• 제14A권7호
• /
• pp.451-456
• /
• 2007

이 논문에서는 컴퓨터 시스템을 이질적 서버들로 구성된 시스템으로 간주하고, 장기적 관점에서 응용들간의 공정성을 추구하는 누적적(累積的) 공정 스케줄링 방법을 제시한다. 기존의 단일 서버 환경에서 주로 사용되는 GPS(generalized processor sharing) 기반의 스케줄링 알고리즘들은 순간적 관점에서 서버의 용량을 분배한다. 그러나 이를 이질적 다중 서버 환경에 적용하는 경우, 스케줄링 순서에 의한 지연시간의 오차가 서버들을 거치면서 누적될 수 있고, 잉여용량이 순간적 관점에서만 배분되기 때문에 장기적 관점에서 불공정성 문제가 발생할 수 있다. 본 논문의 방법에서는 각 응용의 예약용량을 보장하면서 잉여용량의 적절한 배분을 통해 장기적 관점의 공정 서비스를 추구한다. 이를 위해, 각 응용이 이상적으로 진행되기 위해 받아야 할 공정한 서비스 용량을 주기적 관찰을 통해 동적으로 파악하여 참조용량 모델로 삼고, 스케줄러는 응용들이 이 참조용량 모델을 점진적으로 따르도록 한다. 또한 이 모델을 효율적으로 구현하기 위한 휴리스틱 알고리즘을 만들고 실험을 통해 이를 검토한다.

• 대한임베디드공학회논문지
• /
• 제10권4호
• /
• pp.189-198
• /
• 2015

Most IoT-related approaches have tried to establish the relation by connecting the network between things. The proposed research will present how the pervasive interaction of eco-system formed by touching the objects between humans and things can be recognized on purpose. By collecting and sharing the detected patterns among all kinds of things, we can construct the environment which enables individualized interactions of different objects. To perform the aforementioned, we are going to utilize technical procedures such as event-driven signal processing, pattern matching for signal recognition, and hardware in the loop simulation. We will also aim to implement the prototype of sensor processor based on Arduino MCU, which can be integrated with system using Arduino-Matlab/Simulink hybrid-interoperation environment. In the experiment, we use piezo transducer to detect the vibration or vibrates the surface using acoustic wave, which has specific frequency spectrum and individualized signal shape in terms of time axis. The signal distortion in time and frequency domain is recorded into memory tracer within sensor processor to extract the meaningful pattern by comparing the stored with lookup table(LUT). In this paper, we will contribute the initial prototypes for the acoustic touch processor by using off-the-shelf MCU and the integrated framework based on Matlab/Simulink model to provide the individualization of the touch-sensing for the user on purpose.

• 한국통신학회논문지
• /
• 제25권8A호
• /
• pp.1134-1143
• /
• 2000

본 연구에서는 통신망 노드에서의 큐잉 노드에서의 큐잉 지연 성능 보장을 위한 스케쥴링 알고리즘을 제안하였다. GPS (Generalized Processor Sharing) 개념을 확장하여 트래픽 클래스 단위의 서비스 커브를 정의하고 정의된 서비스 커브들 간의 관계를 규정짓는 시스템 방정식을 유도하였다 이러한 시스템 방정식을 기반으로 GPS 서버에서 정의 되는 세션별 가중치 값을 요구된 지연 성능과 트래픽 파라미터를 사용하여 구하였다 이와같이 유도된 가중치 값을 적용하여 GPS 알고리즘의 변형인 소위 '대역할당 알고리즘'을 소개하였다 유도된 시스템 방정식은 대역할당 알고리즘이 구현되는 서버 동작의 구체적 모델링이다 또한 대역할당 알고리즘에 수반되는 호 수락 제어조건도 도출 함으로써 수용된 모든세션들의 결정적 지연성능품질이 보장될수 있도록 하였다 가중치 값은 고정된 값이 아니고 망 노드의 상태에 따라 역동적으로 튜닝 되도록 정의되었으며 이로써 대역폭 사용의 사용의 효율성이 중대되는 특성을 갖는다.

• International Journal of Contents
• /
• 제13권2호
• /
• pp.29-34
• /
• 2017

Cloud computing is becoming an effective and efficient way of computing resources and computing service integration. Through centralized management of resources and services, cloud computing delivers hosted services over the internet, such that access to shared hardware, software, applications, information, and all resources is elastically provided to the consumer on-demand. The main enabling technology for cloud computing is virtualization. Virtualization software creates a temporarily simulated or extended version of computing and network resources. The objectives of virtualization are as follows: first, to fully utilize the shared resources by applying partitioning and time-sharing; second, to centralize resource management; third, to enhance cloud data center agility and provide the required scalability and elasticity for on-demand capabilities; fourth, to improve testing and running software diagnostics on different operating platforms; and fifth, to improve the portability of applications and workload migration capabilities. One of the key features of cloud computing is elasticity. It enables users to create and remove virtual computing resources dynamically according to the changing demand, but it is not easy to make a decision regarding the right amount of resources. Indeed, proper provisioning of the resources to applications is an important issue in IaaS cloud computing. Most web applications encounter large and fluctuating task requests. In predictable situations, the resources can be provisioned in advance through capacity planning techniques. But in case of unplanned and spike requests, it would be desirable to automatically scale the resources, called auto-scaling, which adjusts the resources allocated to applications based on its need at any given time. This would free the user from the burden of deciding how many resources are necessary each time. In this work, we propose an analytical and efficient VM-level scaling scheme by modeling each VM in a data center as an M/M/1 processor sharing queue. Our proposed VM-level scaling scheme is validated via a numerical experiment.

• 한국정보처리학회논문지
• /
• 제7권4호
• /
• pp.1082-1091
• /
• 2000

In Distributed Shared Memory systems, false sharing occurs when two different data items, not shared but accessed by two different processors, are allocated to a single block and is an important factor in degrading system performance. The paper first analyzes shared memory allocation and reference patterns in parallel applications that allocate memory for shared data objects using a dynamic memory allocator. The shared objects are sequentially allocated and generally show different reference patterns. If the objects with the same size are requested successively as many times as the number of processors, each object is referenced by only a particular processor. If the objects with the same size are requested successively much more than the number of processors, two or more successive objects are referenced by only particular processors. On the basis of these analyses, we propose a memory allocation scheme which allocates each object requested by different processors to different pages and evaluate the existing memory allocation techniques for reducing false sharing faults. Our allocation scheme reduces a considerable amount of false sharing faults for some applications with a little additional memory space.

• Journal of Power Electronics
• /
• 제9권3호
• /
• pp.410-417
• /
• 2009

This paper represents a design and implementation of a digital controller for a multi-phase synchronous buck converter (SBC) using a digital signal processor (DSP). The multi-phase SBC has generally been used for a voltage regulation module (VRM) of a microprocessor because of its high current handling capability at a low output voltage. The VRM requires high control performance of tight output regulation, high slew rate, and load sharing capability of multiple converters. In order to achieve these requirements, the design and implementation of a digital control system for a multi-phase SBC are presented in this paper. The digital PWM generation, current sensing, and voltage and current controller using a DSP TMS320F2812 are considered. The experimental results are provided to show the validity of the implemented digital control system.

• 한국정보통신학회논문지
• /
• 제13권4호
• /
• pp.727-736
• /
• 2009

본 논문에서는 모바일 벡터 그래픽 가속기용 역코사인 연산 회로를 설계하였다. 모바일 그래픽스 응용은 기존 데스크 톱 컴퓨터에 비해 면적, 연산 시간, 전력 소모와 정밀도 측면에서 제약이 크다. 설계한 역코사인 함수 회로는 연산시간과 정밀도 조건을 만족하기 위해 IEEE 표준 부동 소수점 데이터 형식을 사용하며, 계수 테이블을 사용하는 2차 다항식 근사 기법을 채택하였으며, 하드웨어 공유 기법을 통해 면적을 감소시켰다. 역코사인 회로는 약 15,280개의 게이트로 구성되며, $0.35{\mu}m$ CMOS 공정 조건에서 약 125 Mhz의 동작 주파수를 가진다. 7개의 클록 사이클에 역코사인 함수를 구현하므로, 설계된 회로는 약 17.85 MOPS의 연산 성능을 갖고 있어서 OpenVG 프로세서에 적용이 가능하다. 또한 융통성 있는 구조 특성으로 설계된 회로는 ROM 내용의 교체와 속규모의 하드웨어 변경을 통해 지수함수, 삼각함수, 로그 함수와 같은 다른 초월함수에 적용이 가능하다.

• 전자공학회논문지
• /
• 제52권8호
• /
• pp.40-48
• /
• 2015

본 논문에서는 다중 입력 다중 출력 시스템을 위한 전 처리 과정인 QR Decomposition (QRD) 과 Lattice Reduction (LR)에 대하여, 두 과정의 연산의 공유성을 바탕으로 이를 공동으로 처리하는 프로세서를 제안한다. 제안하는 전 처리 프로세서는 다중 사이클 아키텍처로 설계하여 하드웨어 복잡도를 낮추었고, 두 전 처리 과정을 채널 환경에 따라 선택적으로 수행한다. 제안하는 전 처리 프로세서는 $0.18-{\mu}m$ CMOS공정의 셀 라이브러리를 사용하여 139K의 논리 게이트로 구현되었고, 최대 117MHz의 동작주파수에서 $8{\times}8$ 행렬에 대한 QRD와 LR의 수행에 대하여 $5{\mu}s$의 latency를 갖는다.

• 한국통신학회논문지
• /
• 제27권1C호
• /
• pp.112-121
• /
• 2002

본 논문에서는 미국과 한국의 해쉬 함수 표준인 SHA-1과 HAS-160 해쉬 알고리즘, 그리고 SHA-1을 이용한 의사 난수 발생기를 구현한 프로세서를 설계하였다. SHA-1과 HAS-160이 동일한 단계 연산을 가지므로, 한 단계 연산만을 구현하여 공유함으로써 하드웨어 리소스를 감소시켰다. 그리고 메시지 변수의 사전 계산과 단계 연산을 두 단계의 파이프라인 구조로 구현함으로써 한 개의 클럭으로 한 단계 연산을 수행하는 방식보다 최장지연경로는 1/2로 줄고, 총 단계 연산에 필요한 클럭 수는 하나만 증가하므로 성능은 약 2배 향상되었다. 그 결과, 설계한 해쉬 프로세서는 삼성 0.5 um CMOS 스탠다드 셀 라이브러리를 근거로 산출할 때, 100 MHz의 동작 주파수에서 약 624 Mbps의 성능을 얻을 수 있다. 그리고 의사 난수 발생기로 사용될 때는 약 195 Mbps의 난수 발생 성능을 가진다. 이러한 성능은 지금까지 상용화된 국내외의 어느 해쉬 프로세서보다 빠른 처리 시간을 가지는 것으로 판단된다.

• 조명전기설비학회논문지
• /
• 제12권2호
• /
• pp.62-68
• /
• 1998

본 논문에서는 여러 개의 마이크로 프로세서를 다중 접속 통신으로 연결하여 지능형 교통 신호 제어기를 설계를 다루었다. 제안된 제어기는 신호등, 입력장치, 교통량 측정장치 및 보조 신호등 등의 교통 신호 제어기의 여러 장치를 단일 프로세서에 의하여 제어하는 기존의 제어기와 달리 각각의 장치를 전용 마이크로 프로세서에 의하여 제어하도록 하고 각 프로세서들을 주 프로세서와 다중 접속에 의하여 연결하는 다중 프로세서 시스템에 의하여 제어하도록 하는 분산형 제어 시스템으로 설계하였다. 설계된 제어 시스템은 교통량 및 소통 속도의 실시간 측정, 신호등의 제어, 연동 장치 및 보조 교통 신호등을 각각의 전용 프로세서에 의하여 제어하도록 하여 교통 신호 제어 프로그램의 부담을 여러 개의 프로세서로 분산하였다. 이러한 분산형 제어 시스템은 단일 프로세서 제어 시스템에 비하여 프로세서의 프로그램 수행 부담이 줄어들어 연동제 신호 제어 및 관제형 신호 제어 등의 지능형 교통신호 제어 부가 기능을 실시간으로 처리할 수 있으며 장치의 추가 등, 확장성이 우수하다. 본 논문에서 제안한 방법은 실제 시스템을 제작하여 주 제어 프로세서와 각 프로세서간의 다중 접속 통신에 의한 연결 및 신호등 구동 및 제반 입출력 처리 기능을 실험하였다.