• 한국전자파학회논문지
• /
• 제16권2호
• /
• pp.182-188
• /
• 2005

본 논문에서는 IEEE 802.11b WLAN시스템에서 간섭 억제에 관한 효과적인 기술을 제시하였다 선형 제약형 적응 어레이 처리기는 동일 채널 간섭 신호와 다중 경로 효과를 효과적으로 감소시켜 WLAN 장치의 수신 성능 향상을 위하여 제안되었다. 공간 유화 방법은 다중경로 환경에서 원하는 신호의 왜곡을 방지하는데 사용되며, integral null 지정 방법은 실내 환경에서 어레이 성능을 향상시키기 위해 제안하였다. 공간 유화 방법이 선형 제약형 방법보다 성능이 보다 우수하였으며, integral null지정 방법을 적용한 어레이 시스템이 가장 좋은 성능을 나타내었다. 본 논문에서 제안된 방법은 동일 채널 신호, 다중 경로 신호, 그리고 긴WPAN 간섭을 효과적으로 제거함으로써 WLAN의 성능이 향상될 것으로 기대된다.

• 대한전자공학회논문지SD
• /
• 제40권5호
• /
• pp.369-378
• /
• 2003

본논문은 ATM/AAL 처리를 위한 재조립 처리기으 설계 및 VLSI 구현에 대하여 기술한다. ATM/AAL 재조립 처리기는 물리계층으로부터 수신된 ATM셀을 처리하는 장치로서 AAL5 패킷의 유료부하를 호스트의 메모리에 정렬하고 이를 전송하며 망 관련 정보와 패킷의 오류 사항을 점검한다. ATM 셀매칭 알고리즘과 지능형 분산 방식의 개념을 적용하여 여러 개의 채널을 동시에 운영할 때 시간 지연 없이 처리할 수 있도록 설계하였다. 셀매칭 알고리즘은 ATM의 헤더로부터 해당정보의 위치를 신속하게 찾을 수 있도록 해쉬함수를 이용하여 구현되었고 이로써 VCI/VPI 값의 할당에 있어서 시간상의 제약을 완화하였으며 지능형 분산 방식과 DMA를 이용하여 메모리의 낭비를 최소화하면서 데이터를 호스트 쪽으로 25Mbps의 속도로 전송이 가능하도록 하였다. 상용시스템과 통신을 수행하여 칩의 정확한 동작과 CRC, 오류 점검 등의 동작을 점검하였다. 본 재조립 처릭는 0.6㎛ CMOS 공정을 통하여 제작되었다.

• 정보처리학회논문지C
• /
• 제8C권1호
• /
• pp.1-11
• /
• 2001

전통적으로 프로그램이 갖춰야 할 품질조건으로 정확성, 신뢰성, 효율성, 호환성, 이식성 등 여러 가지가 제안되어 왔지만, 최근에는 보안성이란 새로운 항목이 요구되고 있다. 보안성은 설계된 프로그램의 흐름을 사용자가 임의로 변경함으로써 보안 침해수단으로 사용하는 사례가 늘어나면서 그 중요성이 더욱 강조되고 있다. 이러한 보안 침해기법은 기본적으로 스택의 조작에서부터 출발한다. 스택과 관련된 일련의 동작들은 프로세서에 따라 고유하게 이루어지고, C 언어는 그러한 고유한 특성에 따라 스택을 관리한다. 본 논문에서는 스택 조작을 통한 보안침해의 개념을 살펴보고, 팬티엄(Pentium), 알파(Alpha), 스파크(SPARC) 등이 제공하는 스택 메커니즘을 자세히 조명해 본 후, 그 것들이 프로그램의 보안성에 어떻게 영향을 미치는지를 규명함으로써 안전 한 프로그램 작성을 위한 치침에 기여하도록 한다.

• 한국음향학회지
• /
• 제20권7호
• /
• pp.94-100
• /
• 2001

적응 정합장처리에서 어레이의 센서 수보다 부족한 신호단편 수로 표본 공분산행렬을 구성할 경우 행렬 계수의 부족으로 행렬의 역변환에 문제가 발생된다. 이를 해결하기 위해 표본 공분산행렬의 대각성분에 일정한 값을 더하거나 고유분해와 같은 기법을 사용하나, 그 결과로 프로세서 출력에서는 바이어스가 발생된다. 본 논문은 고정음원에서 신호단편의 수에 따른 적응 프로세서 출력의 바이어스와 음원 위치 추정 결과를 고찰하기 위해 표본 공분산행렬의 대각성분에 일정한 값을 첨가하는 방법으로 최소분산 기법을 사용하여 수치실험과 실측 자료를 분석하였다. 그 결과 센서 수보다 많은 신호단편을 사용하는 것이 바이어스가 적으며, 음원 위치 추정에서도 좋은 성능을 보였다.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 2006년도 International Symposium on GPS/GNSS Vol.2
• /
• pp.391-394
• /
• 2006

The paper deals with the experimental GNSS receiver built at the Czech Technical University for experiments with the real GNSS signal. The receiver is based on software defined radio architecture. Receiver consists of the RF front end and a digital processor based on programmable logic. Receiver RF front end supports GPS L1, L2, L5, WAAS/EGNOS, GALILEO L1, E5A, E5B signals as well as GLONASS L1 and L2 signals. The digital processor is based on Field Programmable Gate Array (FPGA) which supports embedded processor. The receiver is used for various experiments with the GNSS signals like GPS L1/EGNOS receiver, GLONASS receiver and investigation of the EGNOS signal availability for a land mobile user. On the base of experimental GNSS receiver the GPS L1, L2, EGNOS receiver for railway application was designed. The experimental receiver is also used in GNSS monitoring station, which is independent monitoring facility providing also raw monitoring data of the GPS, EGNOS and Galileo systems via internet.

• 방송공학회논문지
• /
• 제24권1호
• /
• pp.182-185
• /
• 2019

본 논문에서는 프로그래머블 멀티포맷 비디오 복호화기를 구성하기 위한 기본 모듈들의 요구 성능을 분석하고 제안하였다. 제안한 플랫폼의 목적은 고성능 FHD 비디오 복호화기 구성이다. 제안한 복호화기는 재구성 가능한 프로세서, 전용 비트스트림 코프로세서, 메모리 제어기, 움직임 보상용 캐쉬 및 플렉서블 하드웨어 가속기 등으로 구성되었다. 300MHz 클럭을 사용했을 때 HEVC로 부호화된 초당 30 장의 FHD를 복호화 할 수 있는 모듈들의 성능에 대해서 분석하고 기본 성능을 제안하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제11권3호
• /
• pp.198-206
• /
• 2011

This paper presents a new programmable compensation circuit (PCC) for a System-on-Chip (SoC). The PCC is integrated with $0.18-{\mu}m$ BiCMOS SiGe technology. It consists of RF Design-for-Testability (DFT) circuit, Resistor Array Bank (RAB) and digital signal processor (DSP). To verify performance of the PCC we built a 5-GHz low noise amplifier (LNA) with an on-chip RAB using the same technology. Proposed circuit helps it to provide DC output voltages, hence, making the RF system chain automatic. It automatically adjusts performance of an LNA with the processor in the SoC when it goes out of the normal range of operation. The PCC also compensates abnormal operation due to the unusual PVT (Process, Voltage and Thermal) variations in RF circuits.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2004년도 ICCAS
• /
• pp.1565-1567
• /
• 2004

Various defects are found in FPD (Flat Panel Display) manufacturing process. So detecting these defects early and reprocessing them is an important factor that reduces the cost of production. In this paper, the bare glass inspection system for the FPD which is the early process inspection system in the FPD manufacturing process is designed and implemented using the high performance and accuracy CCD line scan camera. For the preprocessing of the high speed line image data, the Image Processing Part (IPP) is designed and implemented using high performance DSP (Digital signal Processor), FIFO (First in First out), FPGA (Field Programmable Gate Array) and the Data Management and System Control part are implemented using ARM (Advanced RISC Machine) processor to control many IPP and cameras and to provide remote users with processed data. For evaluating implemented system, experiment environment which has an area camera for reviewing and moving shelf is made.

• IEIE Transactions on Smart Processing and Computing
• /
• 제4권5호
• /
• pp.366-370
• /
• 2015

This paper proposes a method for improving a branch predictor for the extendable instruction set computer (EISC) processor. The original EISC branch predictor has several shortcomings: a small branch target buffer, absence of a global history, a one-bit local branch history, and unsupported prediction of branches following LERI, which is a special instruction to extend an immediate value. We adopt a G-share branch predictor and eliminate the existing shortcomings. We verified the new branch predictor on a field-programmable gate array with the Dhrystone benchmark. The newly proposed EISC branch predictor also accomplishes higher branch prediction accuracy than a conventional branch predictor.

• 한국음향학회지
• /
• 제19권2호
• /
• pp.68-72
• /
• 2000

수중 음원을 탐지할 때 사용되는 정합장 처리 기법은 복잡한 수중 환경을 고려하여 수행된다. 특히, 최소 분산 처리기를 적용할 경우 행렬의 고유치 문제로 인해 그 성능이 크게 저하될 수 있다. 본 논문에서는 변환 행렬을 이용하여 최소 분산 정합장 처리기의 성능을 개선하였다. 이 변환 행렬은 입력 신호의 공분산 행렬이 역행렬을 구할 수 있도록 하면서 원하는 음원 신호 성분을 향상시키도록 한다. 제안된 방법은 가상 데이터와 NATO 산하 SACLANT 센터에서 수집된 실측 데이터를 이용하여 그 효율성을 입증하였다.