• 대한전자공학회논문지
• /
• 제25권10호
• /
• pp.1263-1273
• /
• 1988

LMS 기법을 이용한 적응 신호 처리상에서 복합적으로 제기 되어온 간섭신호 제거, 수렴속도, 오차조정 및 기준신호 발생 등의 전체적인 문제점들을 합성적으로 고려한 하나의 적응 기법이 제시된다. 제안된 방법은 최소화 적응 처리를 하기전에 먼저 어레이 입력으로 들어오는 복합신호로부터 표적신호를 분리하고, 기준신호를 제거한다. 본 기법은 적응처리기에 있는 잔유잡음의 정도에 제한을 둔다. 분석결과 본 기법은 코히어런트 또는 인코히어런트 간섭신호 제거에 효과적이며 특히, 수렴계수의 동적범위가 넓어 안정도가 좋고 수렴속도가 빠르며 평균자승오차가 매우적다. 또한, 기준신호발생이 필요없다는 장점이 있다. 시뮬레이션 결과는 이론적인 예측과 일치한다.

• 비파괴검사학회지
• /
• 제35권6호
• /
• pp.389-397
• /
• 2015

Recently, wave propagation imaging based on laser scanning-generated elastic waves has been intensively used for nondestructive inspection. However, the proficiency of the conventional software based system reduces when the scan area is large since the processing time increases significantly due to unavoidable processor multitasking, where computing resources are shared with multiple processes. Hence, the field programmable gate array (FPGA) was introduced for a wave propagation imaging method in order to obtain extreme processing time reduction. An FPGA board was used for the design, implementing post-processing ultrasonic wave propagation imaging (UWPI). The results were compared with the conventional system and considerable improvement was observed, with at least 78% (scanning of $100{\times}100mm^2$ with 0.5 mm interval) to 87.5% (scanning of $200{\times}200mm^2$ with 0.5 mm interval) less processing time, strengthening the claim for the research. This new concept to implement FPGA technology into the UPI system will act as a break-through technology for full-scale automatic inspection.

• 정보통신설비학회논문지
• /
• 제10권1호
• /
• pp.7-13
• /
• 2011

Matrix multiplication is a fundamental operation of linear algebra and arises in many areas of science and engineering. This paper introduces an efficient parallel matrix multiplication scheme on N ${\times}$ N mesh-connected SIMD array processor, called multiple hierarchical SIMD architecture (HMSA). The architectural characteristic of HMSA is the hierarchically structured control units which consist of a global control unit, N local control units configured diagonally, and $N^2$ processing elements (PEs) arranged in an N ${\times}$ N array. PEs are communicating through local buses connecting four adjacent neighbor PEs in mesh-torus networks and global buses running across the rows and columns called horizontal buses and vertical buses, respectively. This architecture enables HMSA to have the features of diagonally indexed concurrent broadcast and the accessibility to either rows (row control mode) or columns (column control mode) of 2D array PEs alternately. An algorithmic mapping method is used for performance evaluation by mapping matrix multiplication on the proposed architecture. The asymptotic time complexities of them are evaluated and the result shows that paralle matrix multiplication on HMSA can provide significant performance improvement.

• 한국통신학회논문지
• /
• 제27권4A호
• /
• pp.364-370
• /
• 2002

본 논문에서는 완전탐색 블럭정합 알고리즘의 고속처리를 위한 VLSI 어레이 프로세서의 구조를 제안한다. 완전 탐색 블록정합 알고리즘으로부터 인덱스 공간을 확장한 단일할당코드를 변환 후, 이것으로부터 데이터의존그래프를 구하고, 최적의 방향으로 투영시켜 신호흐름그래프를 얻는다. 신호흐름그래프에 시간 및 공간적인 지역성을 추가하여 이차원 VLSI 어레이를 구하였다. 탐색영역의 후보블럭이 행과 열로 중첩되므로, 중복되는 데이터를 재사용해서 데이터 임력횟수를 줄이고 처리 속도를 향상시켰다. 블럭의 크기가 N이고 최대탐색거리가 p인 경우, 제안한 VLSI 어레이의 처리요소는 ($N_2$+1)$\times$(2p+1)개이고, 입력포트는 (N+2p)개이다. 첫 번째 기준블럭에 대한 이동벡터를 구하는 시간은 ($N_2$+2(p+1)N+6p)이고, 매 (3N+4p-1) 단위시간마다 다음 기준 블럭에 대한 이동벡터가 구해진다.

• 전자공학회논문지CI
• /
• 제46권4호
• /
• pp.94-101
• /
• 2009

본 논문은 냉각형 적외선(infrared focal plane array; IRFPA) 영상시스템에서 하드웨어 뉴럴 네트워크를 이용한 실시간 고정패턴잡음 제어를 위해 고속 DSP & FPGA 기반의 H/W 설계 방법을 제안한다. 고정패턴잡음은 검출기의 불균일 보정처리후에도 관측영상의 온도분포 변화에 의해 발생한다. 이것은 열상 화질의 저하뿐만 아니라 다른 응용에도 문제되는 중요한 요소이다. 냉각형 적외선 영상시스템의 신호처리구조는 저온, 상온, 고온의 3개 테이블을 기준으로 이득(gain) 값과 편차(offset) 값을 연산한다. 제안된 방법은 3개 편차 테이블에서 각각 교차되는 영역을 세분화하여 가상의 테이블을 만들고, 입력 영상의 구분된 3개 영역에서 영상의 평균값으로 하드웨어 뉴럴 네트워크의 가중치 값을 조정하여 최적의 온도구간을 선정한다. 이와 같은 방법은 영상의 평균값으로부터 저온, 상온, 혹은 고온의 이득, 편차 테이블을 연산하고, 운용 중에 지속적으로 편차 보상을 적용하지 않아도 된다. 따라서 제안된 방법은 실시간 처리로 관측영상의 온도분포 변화에 의해 발생하는 고정패턴잡음을 제어하여 영상화질의 개선된 결과를 보였다.

• 한국인터넷방송통신학회논문지
• /
• 제19권6호
• /
• pp.79-85
• /
• 2019

최근 소형 레이더는 한번의 타격으로 표적의 시스템을 무능화시키기 위해 높은 거리해상도를 갖는 소형 밀리미터파 레이더 개발을 요구한다. 높은 거리해상도를 갖는 소형 밀리미터파 레이더가 표적을 획득하고, 추적하기 위해서는 대용량의 데이터를 실시간으로 처리해야한다. 본 논문에서는 소형 밀리미터파 레이더에서 요구하는 대용량의 데이터를 실시간으로 처리하기 위한 실시간 데이터 전처리 방법을 정리하였다. 또한 실시간 데이터 전처리 방법으로 제시한 디지털 IF(Intermediate Frequency) 수신기, Window처리, DFT(Discrete Fourier Transform)를 FPGA (Field Programmable Gate Array)를 활용하여 구현하였다. 마지막으로 구현한 실시간 데이터 전처리 모듈은 소형 밀리미터파 레이더를 위한 신호처리기에 적용하여 실시간 데이터 전처리 기능과 관련된 성능시험으로 검증하였다.

• 방송공학회논문지
• /
• 제2권1호
• /
• pp.8-15
• /
• 1997

본 논문에서는 하나의 TMS320C31 Digital Signal Processor (DSP)를 사용하여 실시간으로 동작하는 Motion Picture Experts Group-1 (MPEG-1) 오디오 인코더 시스템을 구현하였다. 우선 MPEG-1 Audio Layer-2 및 심리음향모델-1 관련 기본 알고리듬을 C-언어로 구현하여 기본 동작을 확인하였다. 그리고 전체실행 시간을 줄이기 위하여, 이를 다시 Texas Instruments (Tl) 어셈블리어로 작성하였다. 마지막으로, MPEG-1 오디오 인코더 시스템을 위한 실제 DSP 하드웨어 회로 보드를 설계, 제작하였다. Analog-to-Digital Converter (ADC) 제어, 입출력 제어, 그리고 DSP 보드에서 PC로의 비트열 전송과 같은 주변 모듈들은 Very High Speed Hardware Description Language (VHDL)을 사용하여 Field Programmable Gate Array (FPGA)로 구현하였다. 제작된 시스템은 48 KHz로 샘플링 되는 스테레오 오디오 신호를 실시간으로 처리하여 192 kbps 비트율로 부호화된 비트열을 출력시킨다. 다양한 형태의 스테레오 오디오 신호를 통해, 제작된 오디오 인코더 시스템의 실시간 동작과 양질의 오디오 신호가 복원됨을 확인하였다.

• 한국인터넷방송통신학회논문지
• /
• 제19권1호
• /
• pp.9-14
• /
• 2019

소형 밀리미터파 추적 레이다는 저속으로 기동 중인 큰 RCS를 갖는 바다위의 함정 표적에 대하여 TWS(Track While Scan) 방식을 통하여 실시간으로 표적을 탐색, 탐지 하여 추적하는 펄스 방식의 레이더이다. 본 논문에서는 저속으로 기동을 하지만 채프, 디코이 등 다양한 기만체를 운영하는 함정 표적에 대하여 LPRF와 DBS, 및 HRR 신호처리 기법을 통하여 표적 정보를 획득하고 추적하기 위하여 고속의 CPU가 탑재된 보드 개발과 표적정보를 실시간 처리하기 위하여 FPGA(Field Programmable Gate Array)를 활용하여 실시간 FFT 연산이 가능한 DFT(Discrete Fourier Transform) 모듈 설계를 포함한 신호처리기 구조를 설계하고 성능시험을 통해 구현한 신호처리기를 검증하였다.

• 정보보호학회논문지
• /
• 제14권4호
• /
• pp.123-134
• /
• 2004

본 논문에서는 RC4 스트림 암호 알고리즘을 구현하는 고속 연산 구조를 제안하고, FPGA 구현 결과를 제시하였다. 기존 방식이 긴 초기화 동작이 필요하거나, S-배열 초기화 대기 시간을 제거하기 위해 S-배열을 2개 혹은 3개를 사용하는 구조를 갖는데 비해, 제안한 RC4 스트림 암호 연산 구조는 256-비트 valid-비트 엔트리 방식을 사용하여, S-배열 초기화 동작을 제거하였다. 그리고 RC4 알고리즘을 다양한 응용 분야에 사용될 수 있도록 효율적인 모듈라 연산 하드웨어를 사용하여 40 비트와 128 비트 키를 지원하도록 하였다. 제안한 RC4 스트림 암호 연산 구조를 Xilinx XCV1000E-6H240C FPGA로 구현하였다. 설계된 RC4 프로세서는 40MHz에서 106Mbps의 암호 비트 생성율의 성능을 갖고 있으며 WEP 프로세서와 RC4 키 검색 엔진에 적용 가능하다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 추계종합학술대회
• /
• pp.416-419
• /
• 2003

셀룰러 신경회로망(CNN)은 일반적인 신경회로망과는 다른 형태의 회로구조를 가진다. 이것은 간단한 처리요소인 셀들의 배열로 이루어져 있으며, 각 셀들은 국부적인 연결특성과 공간불변 템플릿 특성을 갖는다. 본 논문에서는 소규모의 CNN셀 블록을 사용하여 대규모의 입력영상을 블록으로 처리하는 실용적인 시다중화 영상처리 기법을 적용하였다. 그리고, C프로그램과 Matlab모델로 구현된 시뮬레이터를 사용하여 윤곽선 검출 시뮬레이션을 하였다. 또한 5$\times$5 CNN 하드웨어와 전ㆍ후 처리기를 설계하여 시험중에 있다.