• 한국정보과학회논문지:시스템및이론
• /
• 제36권6호
• /
• pp.451-462
• /
• 2009

최근에 하드 디스크의 낮은 입출력 처리 성능을 개선하는 연구가 활발하게 진행 중이다. 하드웨어 연구는 좋은 성과를 보이고 있지만 시스템의 입출력 성능향상을 지원해야 할 시스템 소프트웨어 기술 발전이 미진하여 하드웨어 성능을 최대로 발휘하지 못하고 있는 상황이다. 본 논문에서는 n-블록을 플래시 메모리로 선반입하는 새로운 방법을 제안한다. 제안한 방법은 세 단계로 구성된다: (1) 블록 단위 읽기 요청의 패턴을 분석하여 n-블록단위로 플래시 메모리에 선반입한다; (2) 입출력 요청 시에 그 블록의 위치를 판단하여 입출력 서비스를 제공한다; (3) 블록 교체 정책에 따라 n-블록을 교체한다. 이 방법을 통해 하드디스크의 대기시간을 줄이고 전력 사용을 최적화 할 수 있다. 실험을 통해 제안한 동적 n-블록 방법이 기존의 AMP(Adaptive multistream prefetching) 방법과 비교하여 9.05%의 평균응답시간을 개선하고 평균전력소모를 11.11% 감소시킴을 확인하였다.

• 전기전자학회논문지
• /
• 제19권3호
• /
• pp.357-365
• /
• 2015

최근 항공기, 자동차와 같은 시스템들은 크기, 무게, 전력 등의 문제로 기존 연합형(Federated) 구조에서 모듈형(Modular) 구조로 개발되는 추세이며, 단일 하드웨어에 파티션 개념을 적용하여 다수의 논리적 노드들을 운용할 수 있는 파티션 운영체제도 등장하고 있다. 분산 복구 블록은 실시간 시스템에 적용 가능한 소프트웨어 결함 허용 기법으로 다수의 물리적 노드들을 동기화 시켜 동작시킴으로써 실시간 절체가 가능하도록 하는 설계 기법이다. 분산 복구 블록은 노드들 간의 실시간 동기화를 필요로 하기 때문에 단일 코어 기반의 파티션 구조에는 적합하지 않으며, 적용을 위해서는 멀티코어를 기반으로 하고 또한 AMP(Asymmetric Multi-Processing) 방식을 이용한 파티션 구조에 적용되어야 한다. 본 논문에서는 멀티코어 기반 supervised-AMP 가상화 방식의 파티션 운영체제를 이용한 분산 복구 블록 설계 기법을 제안한다. 또한 제안된 설계 기법의 유용성을 보이기 위하여 항공기용 비행제어시스템 시뮬레이션을 이용한 사례 연구를 보인다.

• 정보처리학회논문지A
• /
• 제12A권6호
• /
• pp.531-538
• /
• 2005

고성능 VLSI 아날로그 정보처리시스템(AIPS)에서 고 이득 Op-Amp는 기본적 정보처리소자이다. 증폭기는 시스템 내 피드백루프에 사용시 안정도와 정확도를 얻기 위하여 고 이득이 요구된다. 1단의 증폭으로 이득이 충분하지 않을 경우 이득 부스팅 또는 추가적인 이득단이 필요하다. 본 논문에서 부 저항소자를 사용할 경우 이득이 개선되며 1단으로 고 이득을 손쉽게 얻을 수 있음을 보였다. 기존의 방법에 비교하여 본 연구에 제안된 방법은 전 출력 스윙, 적은 회로면적과 전력소비, 그리고 여러 구조의 증폭기에 적용가능 하다는 잇점을 지니고 있다. 부 저항소자는 Op-Amp에 사용될 경우 (+)와 (-) 차동출력 사이에 설치되어 증폭기 출력저항을 상쇄한다. 부 저항소자를 교차 연결된 CMOS 인버터의 형태로 구현할 경우 간단한 구조로서 40 dB 보다 더 큰 이득개선을 손쉽게 얻을 수 있음을 HSPICE 시뮬레이션을 통하여 확인하였다.

• 전기전자학회논문지
• /
• 제20권4호
• /
• pp.428-431
• /
• 2016

현재 바이폴러만의 프로세스(bipolar only process)로 사용되는 전력반도체는 대부분의 반도체 생산업체에서 제공하는 Bipolar-CMOS-DMOS(BCD) 프로세스를 사용함으로써 하나의 웨이퍼에 여러 IP와 기존 IC들을 융합하여 복합칩으로 구현하고자 한다. 이번 연구에서는 보편적으로 사용되는 IP인 레귤레이터(regulator)와 연산 증폭기를 바이폴러만의 프로세스에서 BCD 프로세스로 구현하였다. 이를 사용한 간단한 응용으로 파워 스위칭 센서 IC를 설계하여 실리콘 칩에서 검증하였다. 검증 결과로 시뮬레이션과 작동 테스트가 잘 일치하고 있음을 확인할 수 있었다.

• 전자공학회논문지
• /
• 제50권12호
• /
• pp.80-87
• /
• 2013

저가, 광대역, 그리고 넓은 이득 제어 범위를 갖는 전자 계측 시스템을 실현하기 위한 정극성 전류 컨베이어(positive polarity current-conveyor : CCII+)를 사용한 새로운 계측 증폭기(instrumentation amplifier : IA)를 설계하였다. 이 IA는 두 개의 CCII+, 세 개의 저항 그리고 한 개의 연산 증폭기(operational amplifier : op-amp)로 구성된다. 동작 원리는 두 입력 전압의 차가 전압 및 전류 폴로워(follower) 사용되는 두 개의 CCII+에 의해 각각 동일한 전류로 변환되고 이 전류는 op-amp의 (+)단자의 저항기와 귀환 저항기를 통과시켜 출력 전압을 구하는 것이다. IA의 동작 원리를 확인하기 위해 AB급 CCII+를 설계하였고 상용 op-amp LF356을 사용하여 IA를 구현하였다. 시뮬레이션 결과 CCII+를 사용한 전압 폴로워는 ${\pm}$4V의 선형범위에서 0.21mV의 오프셋 전압을 갖고 있었다. IA는 1개의 저항기의 저항값 변화로 -20dB~+60dB의 이득을 갖고 있으며, 60dB에 대한 -3dB 주파수는 400kHz이였다. 제안한 IA의 외부의 저항기의 정합이 필요 없고 다른 저항기로 오프셋을 조절할 수 있는 장점을 갖고 있다. 소비전력은 ${\pm}$5V 공급전압에서 130mW이였다.

• 전자공학회논문지
• /
• 제53권1호
• /
• pp.59-67
• /
• 2016

저가, 광대역, 그리고 넓은 이득 제어 범위를 갖는 전자 계측 시스템을 실현하기 위한 완전-차동 선형(fully-differential linear operational transconductance amplifier : FLOTA)를 사용한 새로운 계측 증폭기(instrumentation amplifier : IA)를 설계하였다. 이 IA는 한 개의 FLOTA, 두 개의 저항 그리고 한 개의 연산 증폭기(operational amplifier : op-amp로 구성된다. 동작 원리는 FLOTA에 인가되는 두 입력 전압의 차가 각각 동일한 차동 전류로 변환되고 이 전류는 op-amp의 (+)단자의 저항기와 귀환 저항기를 통과시켜 단일 출력 전압을 구하는 것이다. 제안한 IA의 동작 원리를 확인하기 위해 FLOTA를 설계하였고 상용 op-amp LF356을 사용하여 IA를 구현하였다. 시뮬레이션 결과 FLOTA를 사용한 전압-전류 특성은 ${\pm}3V$의 입력 선형 범위에서 0.1%의 선형오차와 2.1uA의 오프셋 전류를 갖고 있었다. IA는 1개의 저항기의 저항 값 변화로 -20dB~+60dB의 이득을 갖고 있으며, 60dB에 대한 -3dB 주파수는 10MHz이였다. 제안한 IA의 외부의 저항기의 정합이 필요 없고 다른 저항기로 오프셋을 조절할 수 있는 장점을 갖고 있다. 소비전력은 ${\pm}5V$ 공급전압에서 105mW이였다.

• Transactions on Electrical and Electronic Materials
• /
• 제2권4호
• /
• pp.1-6
• /
• 2001

In this paper, a 1.5 V high-gain high-frequency CMOS complementary operational amplifier is presented. The input stage of op-amp is designed for supporting the constant transconductance on the Input stage by consisting of the parallel-connected rail-to-rail complementary differential pairs. And consisting of the class-AB rail-to-rail output stage using the concept of elementary shunt stage and the grounded-gate cascode compensation technique for improving the low PSRR which was a disadvantage in the general CMOS complementary input stage, the load dependence of open loop gain and the stability of op- amp on the output load are improved, and the high-gain high-frequency operation can be achieved. The designed op-amp operates perfectly on the complementary mode with the 180° phase conversion for a 1.5 V supply voltage, and shows the DC open loop gain of 84 dB, the phase margin of 65°, and the unity gain frequency of 20 MHz. In addition, the amplifier shows the 0.1 % settling time of .179 ㎲ for the positive step and 0.154 ㎲ for the negative step on the 100 mV small-signal step, respectively, and shows the total power dissipation of 8.93 mW.

• 전기전자학회논문지
• /
• 제24권4호
• /
• pp.942-949
• /
• 2020

본 논문에서는 column-parallel readout 회로에 적합하도록 개선된 CMOS 이미지 센서용 algorithmic ADC를 제안한다. 커패시터의 비율과 무관하고 연산 증폭기의 이득에 둔감하면서 증폭기 하나로 동작 할 수 있도록 기존 algorithmic ADC를 수정하고 적응형 바이어싱을 적용한 증폭기를 사용하여 높은 변환효율을 갖도록 하였다. 제안하는 ADC는 0.18-㎛ 매그나칩 CMOS 공정으로 설계되었으며, Spectre 시뮬레이션을 통해 기존 algorithmic ADC에 비해 변환속도당 전력소모가 37% 줄어 들었음을 확인하였다.

• 전력전자학회지
• /
• 제9권3호
• /
• pp.23-27
• /
• 2004

ADuC84x는 OP-AMP 아날로그-디지털 컨버터(ADC), 디지털-아날로그 컨버터(DAC)로 유명한 ADI(아날로그 디바이스사)의 8비트 임베디드 마이크로콘트롤러인 마이크로컨버터이다. ADI의 마이크로컨버터 ADuC84x는 산업용 정밀제어 및 계측용 애플리케이션의 고성능 신호처리를 위해 설계된 프로그래머블 고속 임베디드 마이크로콘트롤러이다.(중략)

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2012년도 전력전자학술대회 논문집
• /
• pp.574-575
• /
• 2012

LP 레코더로 부터 음향신호를 검출하는 MM 카트리지와 포노 앰프의 연결 케이블의 기능을 분석하고 평탄 주파수 특성을 위한 최적 길이를 결정하였다. RG-58 동축 케이블이 MM카트리지 연결에 적합함을 보이고 OP-amp로 RIAA 필터를 구성하고 케이블 길이에 따른 음색변화를 확인하였다.