• 항공우주기술
• /
• 제3권1호
• /
• pp.109-116
• /
• 2004

일반적으로 위성에 장착된 GPS 수신기는 GPS 위성으로부터 항법 신호를 받아서 위성의 위치, 시간 및 속도 정보를 제공하는 것을 주요 목적으로 하고 있다. 이러한 정보를 근거로 위성의 현재 위치정보 및 임무 수행을 위한 정보를 유도하게 된다. 2005년 발사예정인 아리랑 위성2호는 GPS 수신기에서 나오는 IPPS 신호를 위성체 각 프로세서의 기준시간으로 사용되며 DPLL, FEP회로 및 운용소프트웨어(FSW)에 의하여 동작된다. 본 논문에서는 아리랑 위성2호(KOMPSAT-2,이하 K2)의 시간동기구조에 대한 구조 및 설계에 대한 뿐 아니라 정밀도 분석 및 시험결과등 전 과정에 대한 내용을 기술하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1998년도 하계학술대회 논문집 E
• /
• pp.1840-1842
• /
• 1998

Gyroscope is a very important core sensor, as a rotation sensor in inertial space, in inertial guidance and navigation system on aeronautics, plane, vessel and so on for civilian and millitary applications. Mechnical gyroscopes, adopting a principle of spinning a top, have been used in many application system. These mechnical gyroscopes need high power consumption, long warming time and complicated peripheral devices. But fiber-optic gyroscopes, based on the Sagnac effect, have novel advantages as small volume. simple scheme, low power consumption and high reliability. So we have developed a Intermediate grade All-fiber Optic Gyroscope, which has open-loop and minimum reciprocal configuration scheme. We have designed feedback circuits for stability of amplitude and phase using four lock-in amplifier(LIA) circuits and also used for noise limitation. This paper describes the scheme of optical part and electronic part and also test results of this all-fiber optic gyroscope. The performance have been achieved as long-term bias drift of $9.54^{\circ}/h$, random walk of $0.0317^{\circ}/\sqrt{h}$ and dynamic range of ${\pm}150\;deg/s$.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.845-848
• /
• 2005

This paper describes a 4.224GHz CMOS charge pump PLL for Mode 1 MB-OFDM UWB hopping carrier generation. It includes a qudrature VCO of which the frequency range is from 3.98GHz to 4.47GHz(@ 0.4 to 1.5 V), a divider, a PFD, a loop filter, a charge pump, and a lock detector. Designed in a 0.18um CMOS technology, the PLL draws 6.6mA from a 1.8V supply. The phase noise of the designed VCO is -133dBc/Hz@3MHz.

• 전기학회논문지P
• /
• 제56권2호
• /
• pp.90-98
• /
• 2007

More and All-Electric Aircraft (AEA) carry many loads with varied functions. In particular, there may be large pulsed loads with short duty ratio, which can affect the normal operation of other loads. In this paper, a bi-directional converter with inductive storage is used as a voltage bus conditioner (VBC) to mitigate voltage transients on the bus. In addition, the constant frequency hysteresis control technique for a VBC is presented. A simple and fast prediction of the hysteresis band-width is implemented by the phase-lock loop control, keeping constant switching frequency. This technique offers the excellent dynamic response in load or parameter variation. The control performance is illustrated by simulated results with the SABER package, The proposed hysteresis control results in the shortest and the smallest excursions.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 1998년도 학술발표대회 논문집 제17권 1호
• /
• pp.361-364
• /
• 1998

주파수 합성기는 주로 PLL을 이용하여 설계하는데, PLL(Phase-lock loop)이란 출력신호 주파수를 항상 일정하게 유지하도록 구성된 주파수 부귀환 회로로써 기본적인 구성은 위상출력기, 저역통과필터, 전압 제어 발진기로 이루어진다. 이런 PLL의 기본적인 구성에 프로그래머블카운터를 VCO의 출력단에 부가하여 구성한 형태가 주파수합성기이다. 이 주파수합성기의 출력을 프로그래머블 디바이더에 입력하기 전에 주파수를 낮출 필요가 있는데, 현재 슈퍼헤테로다인 다운 컨버터방식과 프리스케일러방식과 펄스 스웰로 카운터를 사용하는 방식 등의 3가지 방법이 있다. 본 논문에서는 펄스 스웰로 카운터 방식의 주파수 합성기를 MATLAB의 GUI환경과 병행하여 시뮬레이션 과정을 통한 동작특성을 이해하고, 한 화면에서 이루어지는 조작에 의해 모든 주파수 합성기의 요소를 관찰할 수 있도록 모델링하였다. 그리고, 모델링한 주파수합성기와 실제 주파수합성기에서 예상되는 출력과 비교하여 그 결과에 있어서 얼마나 유사한지 살펴보았다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 추계학술대회 논문집 전력기술부문
• /
• pp.472-475
• /
• 2008

A DC distributed power system(DPS) has many loads with varied functions. In particular, there may be large pulsed toads with short duty ratio, which can affect the normal operation of other loads. In this paper, a bi-directional converts with inductive storage is used as a DC bus conditioner to damp voltage transients on the bus. In addition, the constant frequency hysteresis control technique for a DC bus conditioner is presented. A simple and fast prediction of the hysteresis band-width is implemented by the phase-lock loop control, keeping constant switching frequency. This technique offers the excellent dynamic response in load or parameter variation. The control performance is illustrated by simulated results with the SABER package. The proposed hysteresis control results in the shortest and the smallest excursions.

• Journal of Yeungnam Medical Science
• /
• 제6권2호
• /
• pp.63-70
• /
• 1989

This paper describes to design and to examine the mechanical characteristics of high frequency jet ventilator. The device consists of Phase lock loop(PLL) system, solenoid valve driving control part and Air regulating system. This study is carried out by changing several factors such as endotracheal tube(E.T. tube)diameter, injector cannula diameter, 1%, and frequency(breaths/mim.) having direct effects on the gas exchange as well as parameters of the entrained gas by venturi effects, so as to measure the tidal volume and minute volume. This system characteristics were as follows : 1) Frequency : 6-594bpm 2) Inspiration time : 1-99% 3) Variance of input air pressure : 1-30PSI.

• 조명전기설비학회논문지
• /
• 제22권2호
• /
• pp.80-84
• /
• 2008

본 논문은 다중권선의 비접촉 변압기를 이용한 비접촉 전력공급 방식을 제안한 논문이다. 논문에서 제안한 전력공급 방식은 엘리베이터 카에 신뢰성 높은 전력을 전송하기 위하여 공진주파수 추적 기법을 사용하였다. 제안된 시스템을 검증하기 위하여 ICAP4와 Maxwell을 사용하여 시뮬레이션을 수행하였으며, 5[kW]급 비접촉 전력전송시스템을 제작하여 실험을 수행하였다.

• 대한전자공학회논문지
• /
• 제9권1호
• /
• pp.25-30
• /
• 1972

일정한 패턴의 디지탈·코오드가 검출될 때 마다 "1"이 송출된것으로 하는 디지탈 데이타 통신을 종래 2,400bit/sec.에 한정되었던 유선전화 케이블에 적용하여 속도를 향상시켰다. 코오드늘 "1"의 연속클라스타를 사용하여 수신단에 홰이스·록크드·루우프를 두어 그 여파부분의 시정수를 키워 PLL 고유의 잡음불감특성을 활용함으로서 에라율이 적으면서도 20kbit/sec.의 속도를 얻을 수 있었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
• /
• pp.53-56
• /
• 2001

With the ever increasing clock frequency and integration level of CMOS circuits, I/O(input/output) and interconnect issues are becoming a growing concern. In this thesis, we propose the 2.5Gbps high speed input driver This driver consists of four different blocks, which are the high speed serializer , PECL(pseudo emitter coupled logic) Line Driver, PLL(phase lock loop) and pre-emphasis signal generator. The proposed pre-emphasis block will compensate the high frequency components of the 2.5Gbps data signal. Using the pre-emphasis block, we can obtain 2.5Gbps data signal with differential peak to peak voltage about 900 m $V_{p.p}$ This driver structure is on fabrication in 2.5v/10.25um 1poly, 5metal CMOS process.