• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 추계학술대회 논문집
• /
• pp.118-118
• /
• 2009

Low temperature co-fired ceramic (LTCC) is one of promising materials for MEMS structures because it has very good electrical and mechanical properties as well as possibility of making various three dimensional (3D) structures. In this work, piezoelectric pressure sensors based on hybrid LTCC technology were presented. The LTCC diaphragms with thickness of 400 um were fabricated by laminating 12 green tapes which consist of alumina and glass particle in an organic binder. The piezoelectric sensing layer consists of $Pb(ZrTi)O_3$ (PZT) thin film deposited by RF magnetron sputtering method on between top and bottom Au electrodes. The results showed that the fabrication method is very suitable for pressure sensor applications. The PZT films deposited on LTCC diaphragms were successfully grown and were analyzed by using X-ray diffraction method (XRD) and field emission scanning electron microscope (FESEM).

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 하계학술대회 논문집 Vol.7
• /
• pp.55-56
• /
• 2006

In this paper, we first applied the chemical mechanical polishing (CMP) process to the planarization of ferroelectric film in order to obtain a good planarity of electrode/ferroelectric film interface. BST ($Ba_{0.6}Sr_{0.4}TiO_3$), PZT ($Pb_{1.1}(Zr_{0.52}TiO_{0.48})O_3$) and BTO ($BaTiO_3$) ferroelectric film are fabricated by the sol-gel method. And then, we compared the structural characteristics before and after CMP process of BST, PZT, BTO films. Their dependence on slurry composition was also investigated. We expect that our results will be useful promise of global planarization for ferroelectric random access memories (FRAM) application in the near future.

• 한국결정성장학회:학술대회논문집
• /
• 한국결정성장학회 1998년도 PROCEEDINGS OF THE 14TH KACG TECHNICAL MEETING AND THE 5TH KOREA-JAPAN EMGS (ELECTRONIC MATERIALS GROWTH SYMPOSIUM)
• /
• pp.57-60
• /
• 1998

Lean zirconate titanate (PZT) is an attractive material for the memory device applications. We have investigated Pt and{{{{ { RuO}_{2 } }}}} as a botton electrode for a device application of PZT thin film. The bottom electrodes were prepared by using an RF magnetron sputtering method. The substrate temperature influenced the resistivity of Pt and {{{{ { RuO}_{2 } }}}} a s well as the film crystal structure. XRD examination shows that a preferred(111) orientations for the substrate temperature of 30$0^{\circ}C$. From the XRD and AFM results, we recommend the substrate temperature of 30$0^{\circ}C$ for the bottom electrode growth. We investigated and anneal temperature effect because Perovskite PZT structure is recommended for the memory device applications and the structural transformation is occurred only after and elevated heat treatment. As post anneal temperature was increased from RT to $700^{\circ}C$, the resistivity of Rt and {{{{ { RuO}_{2 } }}}} w as decreased. Surface morphology was observed by AFM as a function of post anneal temperature.

• 한국세라믹학회지
• /
• 제42권2호
• /
• pp.104-109
• /
• 2005

PbO 완충층의 역할을 확인하기 위해, r.f. magnetron sputtering법을 이용하여 p-type (100) Si 기판 위에 $Pt/Pb_{1.1}Zr_{0.53}Ti_{0.47}O_{3}$와 PbO target으로 Pt/PZT/PbO/Si의 MFIS 구조를 제조하였다. MFIS 구조에 완충층으로 PbO를 삽입함으로써 PZT 박막의 결정성이 크게 향상되었고, 박막의 공정온도도 상당히 낮출 수 있었다. 그리고 XPS depth profile 분석 결과, PbO 증착시 기판온도가 PbO와 Si의 계면에서 Pb의 확산에 미치는 영향을 확인하였다. PbO 완충층을 삽입한 MFIS는 높은 메모리 윈도우와 낮은 누설전류 밀도를 가지는 추수한 전기적 특성을 나타내었다. 특히, 기판온도 $300^{\circ}C$에서 증착된 PbO를 삽입한 Pt/PZT(200nm, $400^{\circ}C)PbO(80nm)/Si$는 9V의 인가전압에서 2.OV의 가장 높은 메모리 윈도우 값을 나타내었다.

• 한국진공학회지
• /
• 제6권1호
• /
• pp.36-43
• /
• 1997

Pt/Ti/$SiO_2$/Si 기판상에 고주파 마그네트론 스퍼터링 방식으로 PZT 박막[두께:3000 $\AA$]을 증착하고 RTA방식으로 후속 열처리[열처리온도:$550^{\circ}C$~$650^{\circ}C$, 열처리 시간:10초~50 초]를 실시하여 직경 0.2mm소자의 FECAPs(ferroelectric capacitors)를 제작하였다. 제작된 커패시터의 유전상수($\varepsilon_r$)와 잔류분극($2P_r$)은 $650^{\circ}C$로 30초간 열처리한 시편에서 $\varepsilon_r$ (1kHz)=690, 2Pr(-5V~5V sweep)=22$\muC/\textrm{cm}^2$로 가장 높게 나타났으며 유전정접(tan $\delta$)과 누설전류(Jl)는 $600^{\circ}C$에서 30초간 열처리한 시편에서 $tan\delta(\ge10kHz)\le0.02, \; J_i(5V)=3\mu\textrm{A}/\textrm{cm}^2$로 가장 낮게 나타났다.

• 한국정보통신학회논문지
• /
• 제11권3호
• /
• pp.570-576
• /
• 2007

본 연구에서는 field-dependent polarization 모델과 square-law FET 모델을 이용하여 Metal- ferroelectic-semiconductor FET (MFSFET) 소자의 특성을 연구하였다. 게이트 전압에 따른 드레인 전류특성에서 강유전체 박막의 항전압이 0.5 와 1 V 일 때, 각각 1와 2 V의 메모리 창 (memory window) 을 나타내었다. 드레인 전류-드레인 전압곡선에서 두 부분의 문턱전압에 의해 나타난 포화 드레인 전류차이는 게이트 전압이 0, 0.1, 0.2, 0.3 V 일 때, 각각 1.5, 2.7, 4.0, 5.7 mA로 명확한 차이를 나타내었다. PLZT(10/30/70), PLT(10), PZT(30/70) 박막의 이력곡선 시뮬레이션과 리텐션 특성의 fitting 결과를 바탕으로 시간경과 후의 드레인 전류를 분석한 결과, PLZT(10/30/70) 박막이 10년 후에도 약 18%의 포화 전류가 감소하는 가장 우수한 신뢰성을 나타내었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1999년도 춘계학술대회 논문집
• /
• pp.469-472
• /
• 1999

CeO$_2$ thin films have used in wide applications such as SOI, buffer layer, antirflection coating, and gate dielectric layer. CeO$_2$takes one of the cubic system of fluorite structure and shows similar lattice constant (a=0.541nm) to silicon (a=0.543nm). We investigated CeO$_2$films as buffer layer material for nonvolatile memory device application of a single transistor. Aiming at the single transistor FRAM device with a gate region configuration of PZT/CeO$_2$ /P-Si , this paper focused on CeO$_2$-Si interface properties. CeO$_2$ films were grown on P-type Si(100) substrates by 13.56MHz RF magnetron sputtering system using a 2 inch Ce metal target. To characterize the CeO$_2$ films, we employed an XRD, AFM, C-V, and I-V for structural, surface morphological, and electrical property investigations, respectively. This paper demonstrates the best lattice mismatch as low as 0.2 % and average surface roughness down to 6.8 $\AA$. MIS structure of CeO$_2$ shows that breakdown electric field of 1.2 MV/cm, dielectric constant around 13.6 at growth temperature of 200 $^{\circ}C$, and interface state densities as low as 1.84$\times$10$^{11}$ cm $^{-1}$ eV$^{-1}$ . We probes the material properties of CeO$_2$ films for a buffer layer of FRAM applications.

• Applied Microscopy
• /
• 제34권2호
• /
• pp.95-102
• /
• 2004

본 실험에서는 tripod polishing 방법을 이용하여 Pd/GaN/Sapphire 박막, PZT/MgO/Si 박막, 304 stainless steel 분말, $Mo_5Si_3/Mo_2B$ diffusion couple의 매우 다양한 물성이 포함된 불균질 재료의 TEM 시편을 제작하고 분석하였다. Tripod polishing을 사용하여 시편을 준비하면 시편의 종류에 관계없이 시편의 선단부에 매우 광범위한 전자빔 투과 영역을 지닌 TEM 시편을 얻을 수 있었으며, Pd/GaN/Sapphire 박막, PZT/MgO/Si 박막과 같이 기판이 경한 반도체 재료의 경우에는 연마 정도가 균일하며 연마과정 동안 오염이 심하지 않기 때문에 ion milling으로 cleaning 없이 TEM 관찰이 가능하다. 한편 304 stainless steel 분말과 같은 금속재료의 경우 짧은 시간의 ion milling 은 시편의 오염 제거에 도움된다. $Mo_5Si_3/Mo_2B$ diffusion couple에 형성된 실리사이드는 큰 취성 때문에 polishing 동안 시편이 깨지는 현상으로 전자가 투과할 수 있을 정도의 연마가 불가능하여 1시간 정도 ion milling 연마가 필요하다. Tripod polishing으로 TEM 시편을 준비하면 분석하고자 하는 지역을 정확하고도 넓게 연마할 수 있다. 또한 비교적 짧은 시간 내에 ion milling 없이 TEM 시편을 제작할 수 있기 때문에 ion milling에서 유발되는 여러 가지 문제점들을 해결할 수 있는 장점이 있었다. 그러나 tripod polishing은 전부 수작업으로 시편을 준비하기 때문에 시편을 제작하는 과정 동안 매우 세심한 주의가 요구되며 제작자의 숙련도와 경험을 필요로 하는 단점이 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.211.2-211.2
• /
• 2014

Epitaxial complex oxide thin film heterostructures have attracted a great attention for their multifunctional properties, such as ferroelectricity, and ferromagnetism. Two dimensional electron gas (2DEG) confined at the interface between two insulating perovskite oxides such as LaAlO3/SrTiO3 interface, provides opportunities to expand various electronic and memory devices in nano-scale. Recently, it was reported that the conductivity of 2DEG could be controlled by external electric field. However, the switched conductivity of 2DEG was not stable with time, resulting in relaxation due to the reaction between charged surface on LaAlO3 layer and atmospheric conditions. In this report, we demonstrated a way to control the conductivity of 2DEG in non-volatile way integrating ferroelectric materials into LAO/STO heterostructure. We fabricated epitaxial Pb(Zr0.2Ti0.8)O3 films on LAO/STO heterostructure by pulsed laser deposition. The conductivity of 2DEG was reproducibly controlled with 3-order magnitude by switching the spontaneous polarization of PZT layer. The controlled conductivity was stable with time without relaxation over 60 hours. This is also consistent with robust polarization state of PZT layer confirmed by piezoresponse force microscopy. This work demonstrates a model system to combine ferroelectric material and 2DEG, which guides a way to realize novel multifunctional electronic devices.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.302-302
• /
• 2007

The $SrRuO_3$/Si thin film electrodes are grown with (00l) preferred orientations on SrO buffered-Si (001) substrates by pulsed laser deposition. The optimum conditions of SrO buffer layers for $SrRuO_3$ preferred orientations are the deposition temperature of $700^{\circ}C$, deposition pressure of $1\;{\times}\;10^{-6}\;Torr$, and the thickness of 6 nm. The 100nm thick-$SrRuO_3$ bottom electrodes deposited above $650^{\circ}C$ on SrO buffered-Si (001) substrates have a rms roughness of approximately $5.0\;{\AA}$ and a resistivity of 1700 -cm, exhibiting a (00l) relationship. The 100nm thick-$Pb(Zr_{0.2}Ti_{0.8})O_3$ thin films deposited at $575^{\circ}C$ have a (00l) preferred orientation and exhibit $2P_r$ of $40\;C/cm^2$, $E_c$ of 100 kV/cm, and leakage current of about $1\;{\times}\;10^{-7}\;A/cm^2$ at 1V.