• 한국전자파학회논문지
• /
• 제9권2호
• /
• pp.171-178
• /
• 1998

일반적으로 발진기 설계에서 출력에 가장 큰 영향을 미치는 부분이 출력단 정합부분인데 기존의 출력단 정합 방법은 스미스차트의 무한대 임피던스 근방에서 정합회로를 설계해야 하므로 최적의 출력 정합회로를 구현해 주기가 어렵다. 본 논문에서는 초고주파 발진기를 설계하는데 있어서 보다 쉽게 최대 발진출력을 얻기 위한 출력단 정합방법에 관하여 연구하였다. 출력단이 정합되지 않은 발진기에 3-dB Coupler Tuner를 연결하고 발진기가 동작하고 있는 상태에서 Tuner 의 가변 단락회로를 조정하여 최대출력이 나오는 지점을 확인하고, Tuner의 S 파라미터를 측정한 후 이를 마이 크로스트립으로 구현하는 벙법을 이용하여 최대 발진출력이 나오는 발진기를 쉽게 설계 제작할 수 있었다. 본 논문에서 제안한 방법으로 설계 제작한 발진기 출력과 기존 정합방법에 의한 발진기 출력을 비교해 보면, 기존의 정합방법에 의한 발진기 출력은 발진주파수 1.0338 GHz에서 6.45 dBm을 나타내었고, 본 논문에서 제시 한 방법으로 제작된 발진기의 출력은 9.71 dBm으로 기존의 정합방법에 의한 발진기 출력보다 3.26 dBm 높은 출력을 나타내었다.

• 대한전자공학회논문지TC
• /
• 제45권2호
• /
• pp.137-144
• /
• 2008

본 논문에서는 위상 잡음 특성을 개선하기 위하여 고조파 조절 회로를 기반으로 한 출력 정합 회로를 이용한 전압 제어 발진기를 제안하였다. 위상 잡음은 2차, 3차 고조파 모두에서 단락 임피던스를 갖는 고조파 조절 회로를 통하여 억제되었으며, 출력 정합 회로에 연결되었다. 또한 전압 제어 발진기의 위상 잡음 특성을 더욱 더 개선하기 위하여 마이크로스트립 사각 개방 루프 다중 SRR를 이용하였다. 위상 잡음 특성 개선을 위하여 높은 Q값을 갖는 공진기 대신에 고조파 조절 회로를 기반으로 한 출력 정합 회로를 이용하였기 때문에 낮은 Q값을 갖는 공진기를 통하여 넓은 주파수 조절 범위를 얻을 수 있다. 고조파 조절 회로를 기반으로 한 출력 정합 회로와 마이크로스트립 사각 개방 루프 다중 SRR를 이용한 제안된 전압 제업 발진기의 위상 잡음 특성은 주파수 조절 범위, $5.744{\sim}5.839$ GHz에서 $-127.5{\sim}-126.33$ dBc/Hz @ 100 kHz이다. 고조파 조절 회로가 없는 출력 정합 회로와 마이크로스트립 선로 공진기를 이용한 전압 제어 발진기와 비교했을 경우, 제안된 전압 제어 발진기의 위상 잡음 특성은 26.66 dB 개선되었다.

• Journal of Electrical Engineering and Technology
• /
• 제9권2호
• /
• pp.569-575
• /
• 2014

A highly efficient class E power amplifier is demonstrated for application to wireless power transfer system. The amplifier is designed with an L-type matching at the output for harmonic rejection and output matching. The power loss and the effect of each component in the amplifier with the matching circuit are analyzed with the current ratio transmitted to the output load. Inductors with a quality factor of more than 120 are used in a dc feed and the matching circuit to improve transmission efficiency. The single-ended amplifier with 20 V supply voltage shows 7.7 W output power and 90.8% power added efficiency at 6.78 MHz. The wireless power transfer (WPT) system with the amplifier shows 5.4 W transmitted power and 82.3% overall efficiency. The analysis and measurements show that high-Q inductors are required for the amplifier design to realize highly efficient WPT system.

• 한국정보통신학회논문지
• /
• 제26권11호
• /
• pp.1686-1696
• /
• 2022

본 논문에서 소개하는 페이저도에 의한 임피던스 정합회로 설계는 회로이론의 임피던스 삼각도에 기초한다. 정합회로 설계에 주어진 값들을 이용하여 페이저 도형의 작도를 통하여 설계하는 기법이다. 설계 패턴은 L형, 역L형, T형, 𝜋형을 기본으로, 미지의 리액턴스 소자를 페이저 도형을 통하여 결정한다. 본 논문에서는 입력과 출력포트가 순저항인 경우와 리액턴스를 갖는 경우의 몇 가지 사례에 대하여 설계하고 이를 직병렬 등가변환에 의하여 설계값을 검증하여 정합이 이루어짐을 확인하였다. 본 설계 기법은 입출력 위상이나 크기를 바로 파악할 수 있어 설계의 변경과 적용이 신속하여 주로 낮은 주파수 대역에서 적용이 기대된다.

• 대한전자공학회논문지TC
• /
• 제46권2호
• /
• pp.141-146
• /
• 2009

본 논문에서는 새로운 고조파 조절 회로를 이용한 Si LDMOSFET 고효율 전력증폭기를 구현하였다. 본 고조파 조절 회로는 2차, 3차 고조파 성분에 대하여 단락 임피던스를 갖으며, 입출력 정합 회로를 설계하기 위하여 사용된다. 제안된 고조파 조절 회로의 효율 개선 효과가 class-F 혹은 inverse class-F 고조파 조절 회로 보다 우수하다는 것을 증명하였다. 또한, 고조파 조절 회로가 출력 정합 회로뿐만 아니라, 입력 정합 회로에도 사용될 경우, 제안된 전력증폭기의 효율은 더욱 더 개선된다. 제안된 전력증폭기의 최대 전력 효율 (PAE)의 측정값은 1.71 GHz의 주파수 대역에서 82.68%이다. Class-F와 inverse class-F 전력증폭기와 비교할 때, 제안된 전력증폭기의 최대 PAE 측정값은 $5.08\;{\sim}\;9.91\;%$ 향상된다.

• 한국전자파학회논문지
• /
• 제8권4호
• /
• pp.323-331
• /
• 1997

본 논문에서 고효율 평형 증폭기는 기본적으로 두 개의 FET와 입력 전력 분배기, 출력 전력 결합기, 입력 정합회로, 출력 정합회로, 2차 고조파 상호 연결 회로로 구성된다. 2차 고조파 상호 연결 회로는 FET출력 정합회 로의 출력 단자사이에 끼워지므로 2차 고조파 정재파는 두 FET 출력사이에서 발생된다. 전기벽 종단은 단락 회로 종단과 등가이고 고효율을 얻기 위해 펼요한 FET 출력 종단 조건 실현이 가능하다. 실험 결과 증폭기는 1.75 G GHz에 맞추어 설계, 제작되었고 실험 결과 2차 고조파 성분은 기본파에 비해 약 20 dBc 이상을 나타냈고 왜곡 이 1% 이하이다. 또한 약 3W의 출력을 얻었고, 이 출력점에서 75 %의 효율을 얻을 수 있었다. 증폭기의 입력, 출력 VSWR은 각각 1. 27, 1.18을 나타내었다.

• ETRI Journal
• /
• 제28권3호
• /
• pp.355-363
• /
• 2006

This paper presents a low-cost RF parameter estimation technique using a new RF built-in self-test (BIST) circuit and efficient DC measurement for 4.5 to 5.5 GHz low noise amplifiers (LNAs). The BIST circuit measures gain, noise figure, input impedance, and input return loss for an LNA. The BIST circuit is designed using $0.18\;{\mu}m$ SiGe technology. The test technique utilizes input impedance matching and output DC voltage measurements. The technique is simple and inexpensive.

• 한국산학기술학회논문지
• /
• 제12권6호
• /
• pp.2729-2734
• /
• 2011

본 논문에서는 DC 정합회로를 갖는 능동 Replica LDO 레귤레이터에 대하여 나타내었다. Replica단과 출력단의 DC전압을 정합하기 위하여 DC정합회로를 설계하였다. 능동 Replica LDO 레귤레이터의 PSR특성은 일반적인 레귤레이터 보다 큰 값을 가질 수 있다. 설계된 DC정합회로는 Replica 레귤레이터에서 발생할 수 있는 단점을 줄여준다. 또한 전체회로를 능동회로로 설계함으로써 칩면적을 줄이고 수동저항을 사용할 때 발생하는 열잡음을 제거할 수 있다. 0.35um CMOS 파라미터를 사용하여 HSPICE 시뮬레이션한 결과, DC정합회로를 이용하여 설계된 레귤레이터의 PSR특성은 -28dB@10Hz로써 DC정합회로를 사용하지 않는 일반적인 레귤레이터의 -17dB@10Hz보다 개선될 수 있음을 확인하였다. 레귤레이터의 DC출력 전압은 3V이다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2004년도 봄 학술발표논문집 Vol.31 No.1 (A)
• /
• pp.952-954
• /
• 2004

We've developed a Boolean circuit that finds a maximum matching in a convex bipartite graph. This circuit is designed in BC language that was created by K. Park and H. Park(1). The depth of the circuit is O(log$^2$nㆍlog b) and the size is O(bn$^3$). Our circuit gets a triple representation of a convex bipartite graph as its input and produces the maximum matching for its output. We developed some Boolean circuit design techniques that can be used for building other Boolean circuits.

• ETRI Journal
• /
• 제27권5호
• /
• pp.569-578
• /
• 2005

The purpose of this paper is to describe the implementation of monolithically matching circuits, interface circuits, and RF core circuits to the same substrate. We designed and fabricated on-chip 1 to 6 GHz up-conversion and 1 to 8 GHz down-conversion mixers using a 0.8 mm SiGe hetero-junction bipolar transistor (HBT) process technology. To fabricate a SiGe HBT, we used a reduced pressure chemical vapor deposition (RPCVD) system to grow a base epitaxial layer, and we adopted local oxidation of silicon (LOCOS) isolation to separate the device terminals. An up-conversion mixer was implemented on-chip using an intermediate frequency (IF) matching circuit, local oscillator (LO)/radio frequency (RF) wideband matching circuits, LO/IF input balun circuits, and an RF output balun circuit. The measured results of the fabricated up-conversion mixer show a positive power conversion gain from 1 to 6 GHz and a bandwidth of about 4.5 GHz. Also, the down-conversion mixer was implemented on-chip using LO/RF wideband matching circuits, LO/RF input balun circuits, and an IF output balun circuit. The measured results of the fabricated down-conversion mixer show a positive power conversion gain from 1 to 8 GHz and a bandwidth of about 4.5 GHz.