• 제목/요약/키워드: Optimized design

검색결과 4,182건 처리시간 0.031초

액화수소 운반선의 증발가스 재액화 비율에 따른 재액화 시스템의 설계 및 평가 (Design and Assessment of Reliquefaction System According to Boil Off Gas Reliquefaction Rate of Liquefied Hydrogen Carrier)

  • 조욱래;이현용;류보림;강호근
    • 한국항해항만학회지
    • /
    • 제44권4호
    • /
    • pp.283-290
    • /
    • 2020
  • 액화 수소 운반선에서 증발가스의 발생은 불가피하며, 화물탱크 내부의 압력 문제를 피하기 위해 적절한 조치가 필요하다. 이 증발 가스는 선박의 추진연료로 사용 될 수 있으며, 추진에 사용되고 남은 나머지 부분은 재액화 또는 연소시키는 등 효과적으로 관리해야 한다. 본 연구에서는 수소 추진 시스템을 갖춘 160,000㎥ 액화 수소 운반선에 최적화된 증발 가스 재액화 시스템을 제안한다. 이 시스템은 수소 압축 및 헬륨 냉매 섹션으로 구성되고, 화물탱크로부터 배출되는 증발가스의 냉열을 효과적으로 활용하여 효율을 증가시켰다. 본 연구에서는 공급 온도 -220℃인 수소 증발가스가 재액화 시스템에 들어가는 상태에서 증발가스의 재액화 비율에 따른 엑서지 효율 및 에너지 소모율 (SEC, Specific Energy Consumption) 분석을 통해 시스템을 평가하였다. 그 결과 재액화 비율 20%에서 4.11kWh/kgLH2의 SEC와 60.1%의 엑서지 효율을 보여 주었다. 아울러, 수소 압축압력, 수소 팽창기의 입구온도, 공급 증발가스 온도변화에 따른 영향을 확인하였다.

WLAN/WiMAX 시스템 적용을 위한 DGS를 갖는 삼중대역 안테나 설계 및 제작 (A Design and Manufacture of Antenna with DGS(Defected Ground System) for WLAN/WiMAX system)

  • 서나현;이영철;윤중한
    • 한국정보통신학회논문지
    • /
    • 제21권4호
    • /
    • pp.679-687
    • /
    • 2017
  • 본 논문에서는 DGS (Defected Ground Structure)를 적용한 WLAN/WiMAX 시스템에 적용 가능한 모노폴 안테나를 제안하였다. 제안된 안테나는 마이크로스트립 급전을 바탕으로 두 개의 선로와 DGS를 갖도록 구성하여 삼중대역 특성을 갖도록 설계하였다. 두 개의 선로 그리고 세 개의 슬릿의 위치 및 길이와 DGS 위치와 길이를 적절한 조정하여 본 논문에서 요구되는 특성을 얻기 위한 최적화 수치를 얻었다. 제안된 안테나는 $34mm(W_1){\times}34mm(L_1){\times}1.6mm(t)$의 비유전율 4.4인 FR-4 유전체 기판 위에 $17.0mm(W_6){\times}30.75mm(L_3+L_4+L_9)$의 크기로 제작되었다. 제작 및 측정결과로부터 -10 dB 임피던스 대역폭을 기준으로 360 MHz (2.335~2.695 GHz), 645 MHz (3.37~4.015 GHz) 그리고 1,770 MHz (5.14~6.91 GHz)의 대역폭을 얻었다. 또한 제안된 안테나는 요구되는 삼중대역에서 측정된 이득과 방사패턴의 얻었다.

4가지 운영모드와 128/256-비트 키 길이를 지원하는 ARIA-AES 통합 암호 프로세서 (A Unified ARIA-AES Cryptographic Processor Supporting Four Modes of Operation and 128/256-bit Key Lengths)

  • 김기쁨;신경욱
    • 한국정보통신학회논문지
    • /
    • 제21권4호
    • /
    • pp.795-803
    • /
    • 2017
  • 블록암호 ARIA와 AES를 단일 회로로 통합하여 구현한 이중표준지원 암호 프로세서에 대해 기술한다. ARIA-AES 통합 암호 프로세서는 128-비트, 256-비트의 두 가지 키 길이를 지원하며, ECB, CBC, OFB, CTR의 4가지 운영모드를 지원하도록 설계되었다. ARIA와 AES의 알고리듬 공통점을 기반으로 치환계층과 확산계층의 하드웨어 자원이 공유되도록 최적화 하였으며, on-the-fly 키 스케줄러가 포함되어 있어 평문/암호문 블록의 연속적인 암호/복호화 처리가 가능하다. ARIA-AES 통합 프로세서를 $0.18{\mu}m$공정의 CMOS 셀 라이브러리로 합성한 결과 54,658 GE로 구현되었으며, 최대 95 MHz의 클록 주파수로 동작할 수 있다. 80 MHz 클록 주파수로 동작할 때, 키 길이 128-b, 256-b의 ARIA 모드에서 처리율은 각각 787 Mbps, 602 Mbps로 예측되었으며, AES 모드에서는 각각 930 Mbps, 682 Mbps로 예측되었다. 설계된 암호 프로세서를 Virtex5 FPGA로 구현하여 정상 동작함을 확인하였다.

스마트카드 적용을 위한 저전력 통합 암호화 엔진의 설계 (Low Power Implementation of Integrated Cryptographic Engine for Smart Cards)

  • 김용희;정용진
    • 대한전자공학회논문지SD
    • /
    • 제45권6호
    • /
    • pp.80-88
    • /
    • 2008
  • 본 논문에서는 스마트카드 적용을 위하여 국내외 블록 암호화 표준 알고리즘인 3-DES(Triple Data Encryption Standard), AES(Advanced Encryption Standard), SEED, HASH(SHA-1)를 통합한 저전력 암호화 엔진을 하드웨어로 구현하였다. 휴대용 기기에 필수적인 작은 면적과 저전력을 위하여 하나의 라운드에 대한 각각의 암호화 블록을 구현한 후 반복동작을 하도록 설계하였고 두 단계의 클록 게이팅 기술을 적용하였다. 설계한 통합 암호화 엔진은 ALTERA Excalibur EPXA10F1020C2를 사용하여 검증하였고 합성결과 7,729 LEs와 512 바이트 ROM을 사용하여 최대 24.83 MHz 속도로 동작이 가능하였다. 삼성 0.18 um STD130 CMOS 스탠다드 셀 라이브러리로 합성한 결과 44,452 게이트를 사용하며 최대 50 MHz의 속도로 동작이 가능하였다. 또한 전력소모를 측정한 결과 25 MHz의 속도로 동작할 경우 3-DES, AES, SEED, SHA-1 모드일 때 각각 2.96 mW, 3.03 mW, 2.63 mW, 7.06 mW의 전력소모를 할 것으로 예측되었다. 이러한 저전력 통합 암호화 엔진은 스마트카드 적용에 가장 적합한 구조를 갖고 있으며 그 외에도 다양한 암호화 시스템에 적용될 수 있을 것으로 판단된다.

나선형 인덕터를 이용한 VCO 최적설계 (Optimal Design of VCO Using Spiral Inductor)

  • 김영석;박종욱;김치원;배기성;김남수
    • 대한전자공학회논문지SD
    • /
    • 제39권5호
    • /
    • pp.8-15
    • /
    • 2002
  • 나선형 인덕터를 이용한 VCO를 MOSIS의 HP 0.5㎛ CMOS 공정으로 최적 설계하고 제작하였다. 나선형 인덕터의 SPICE 모델을 이용하여, Q지수(qualify factor)를 동작 주파수에서 최대화하기 위하여 레이아웃 변수인 금속선 폭, 회전수, 내경, 간격 등을 최적화하였다. 만약 동작주파수가 2㎓, 인덕턴스가 약 3nH이고, 금속선 두께 0.8㎛, 절연 산화막 두께 3㎛를 사용하는 MOSIS HP 0.5㎛ CMOS 공정의 경우 금속선 폭은 20 정도로 하는 것이 Q지수를 최대로 함을 확인하였다. 이렇게 최적화된 나선형 인덕터를 LC 공진 탱크에 사용하여 VCO를 설계, 제작 및 측정을 하였다. 측정은 온웨이퍼(on-wafer)상에서 HP8593E 스펙트럼 에널라이저를 이용하였다. 발진신호의 주파수는 약 1.61㎓이고, 컨트롤전압이 0V -2V변화할 때 발진주파수는 약 250㎒(15%) 변화하였으며, 출력 스펙트럼으로부터 중심주파수 1.61㎓에서 offset 주파수가 600㎑ 때의 위상잡음이 -108.4㏈c/㎐ 였다.

무선랜용 I/Q 채널 12bit 120MHz CMOS D/A 변환기 설계 (I/Q channel 12-Bit 120MHz CMOS D/A Converter for WLAN)

  • 하성민;남태규;서성욱;신선화;주찬양;윤광섭
    • 대한전자공학회논문지SD
    • /
    • 제43권11호
    • /
    • pp.83-89
    • /
    • 2006
  • 본 논문에서는 무선통신용 송수신기에 집적화할 수 있도록 $0.35{\mu}m$ CMOS n-well 1-poly 4-metal 공정을 이용하여 3.3V의 전원 전압으로 동작하는 I/Q 채널 12비트 120MHz 전류구동 D/A 변환기를 설계하였다. 설계된 12비트 D/A 변환기는 4비트 온도계 디코더를 3단 구성하여 글리치 에너지와 선형오차 특성을 최소화하였다. 측정된 선형오차인 INL/DNL은 각각 ${\pm}1.5LSB$, ${\pm}1.3LSB$이며, 글리치 에너지는 31pV.s 로 측정되었고, 전력소모는 105mW이다. 샘플링 및 입력주파수가 각각 120MHz, 1MHz일 때, 싱글 톤 테스트에서 유효비트수는 10.5비트로 측정되었다. 듀얼 톤 테스트에서 1MHz/1.1MHz의 기저대역신호는 0.9MHz/1.2MHz의 영상신호 차이가 -63dB 나타나는 것으로 측정되었다.

X-ray CMOS 영상 센서의 대조 해상도 향상을 위해 Micro-inductor를 적용한 새로운 Sample-and-Hold 회로 (A noble Sample-and-Hold Circuit using A Micro-Inductor To Improve The Contrast Resolution of X-ray CMOS Image Sensors)

  • 이대희;조규성;강동욱;김명수;조민식;유현준;김예원
    • 대한전자공학회논문지SD
    • /
    • 제49권4호
    • /
    • pp.7-14
    • /
    • 2012
  • X-ray용 CMOS 영상 센서의 대조 해상도는 신호처리부 첫 단의 sample-and-hold 회로에서 단일 MOS 스위치를 사용하거나 이를 개선한 bootstrapped clock circuit을 스위치로 사용할 경우에도 높은 신호에서 제한되는 문제를 가지고 있다. Bootstrapped clock circuit을 이용하는 sample-and-hold 회로가 charge injection 현상으로 인해 sample 신호의 왜곡을 일으키기 때문이다. 본 논문에서는 계산을 통해 필요로 하는 범위의 L(Inductor)값 구현을 위해 표준 CMOS 공정에서 구현 가능한 micro-inductor를 3차원 구조로 설계하였고, 이를 이용하여 센서의 대조 해상도 혹은 ENOB(Effective number of bit)값이 향상된 sample-and-hold 회로를 제안하였다. 0.35 um CMOS 공정에서 BCC를 이용해 설계된 sample-and-hold 회로에 최적화된 L 값을 갖는 micro-inductor를 추가하여 ENOB가 17.64 bit에서 18.34 bit로 약 0.7 bit의 해상도 상승을 시뮬레이션으로 검증하였다. 제안된 micro-inductor 방법은 고해상도를 필요로 하는 mammography의 경우 환자가 받는 방사선량을 줄이는 효과가 있을 것으로 기대한다.

SIMD 프로그래머블 통합 셰이더를 위한 제어 유닛 설계 및 구현 (Control Unit Design and Implementation for SIMD Programmable Unified Shader)

  • 김경섭;이윤섭;유병철;정진하;최상방
    • 대한전자공학회논문지SD
    • /
    • 제48권7호
    • /
    • pp.37-47
    • /
    • 2011
  • 그래픽 프로세서의 발달로 실사 수준의 고품질 컴퓨터 그래픽은 여러 분야에 다양한 용도로 사용되고 있으며, 그래픽 프로세서의 핵심 중 하나인 셰이더 프로세서는 프로그램 가능한 통합 셰이더로 발전하였다. 그러나 현재의 상용 그래픽 프로세서들은 특정한 알고리즘에 최적화되어 있어 다양한 알고리즘의 개발을 위해서는 독립적인 셰이더 프로세서가 필요하다. 본 논문에서는 프로그래머블 통합 셰이더 프로세서에서 DirectX 셰이더 어셈블리 명령어를 수행할 수 있는 고성능 3차원 컴퓨터 그래픽 영상을 지원하기 위한 제어 유닛을 설계하고 구현하였다. 설계한 제어 유닛은 기능적 레벨에서 시뮬레이션을 통하여 그 성능을 검증 하였으며, FPGA Virtex-4에 구현하여 하드웨어 리소스 사용율을 확인하고 ASIC 라이브러리를 적용하여 동작속도를 확인 하였다. 또한 비슷한 기능을 하는 셰이더 프로세서에 비해 약 1.5배 정도 많은 수의 명령어를 지원하며, 사용하는 연산 유닛 수에 비해 전체적인 성능은 약 3.1GFLOPS 향상된 결과를 보였다.

직접 메탄올 연료전지용 막-전극 접합체의 설계 인자에 관한 연구 (Design Factors of Membrane Electrode Assembly for Direct Methanol Fuel Cells.)

  • 조재형;황상엽;김수길;안동준;임태훈;하흥용
    • 청정기술
    • /
    • 제13권4호
    • /
    • pp.293-299
    • /
    • 2007
  • 막-전극 접합체(membrane electrode assembly, MEA)의 설계인자 즉, 구성요소들이 직접 메탄올 연료전지의 성능에 미치는 영향을 알아보았다. MEA에서의 촉매층과 고분자 분리막의 계면저항을 줄이기 위하여 직접 코팅법을 사용하여 제조한 MEA 구조와 조성의 최적화를 실시하였으며, 기체 확산층, 촉매량, 고분자 전해질 분리막의 두께가 직접메탄을 연료전지의 성능에 미치는 영향을 알아보고, 전기화학적 분석법을 사용하여 성능향상 요인을 분석하였다. 본 연구를 통해 직접코팅법으로 제조한 MEA의 구조와 조성에 따른 성능변화 특성을 파악할 수 있었으며, 연료극과 공기극에 총 $4\;m/cm^2$ (Pt 기준)의 촉매를 사용하였을 때, $80^{\circ}C$ 1기압의 운전 조건하에서는 최고성능 $147\;mW/cm^2$, $60^{\circ}C$, 1기압의 운전 조건하에서는 최고성능 $100\;mW/cm^2$을 확보하였다.

  • PDF

상황 분석 방법론을 적용한 효율적 비즈니스 프로세스 모델링 방안에 관한 연구 (Study on the Business Process Modeling scheme using the Context Analysis methodology)

  • 유치형;성경상;김정재;나원식
    • 디지털콘텐츠학회 논문지
    • /
    • 제9권4호
    • /
    • pp.661-667
    • /
    • 2008
  • 비즈니스의 역동성은 매 해마다 새로운 기술도입으로 인한 거시경제적 힘에 의해 변화되어 왔다. 이러한 역동성은 기업의 정보통신 투자에도 막대한 영향을 끼치고 있다. 오늘날 IT투자의 가장 중요한 목표는 단순히 생산비용을 낮추는 것이 아니라, 최적화된 대량 생산을 위해 고객들과 파트너들에게 기업의 유용성을 높이는 데 있다. 따라서 기업들은 확장된 기업의 프로세스를 자동화하고, 통합하고 최적화 하기 위해 BPM을 통한 모든 역량을 집중하고 있다. 또한 RFID 응용시스템을 이용하여 기술적 측면에 접근함으로써 비즈니스 확장을 위한 시스템 개발에 주력하고 있다. 그러나 기술적 측면, 비즈니스 프로세스적 측면, 조직적 측면을 함께 고려하여야 성공적인 기업 역량을 이룰 수 있다. 따라서 본 논문에서는 기술적 요소인 RFID 시스템을 통해 조직적인 측면을 고려하여 비즈니스 프로세스에 접근하기 위한 접근 방법론을 제안하였다. 또한, 상황 분석 방법론을 적용하여 업무 분류에 따른 최적화를 꾀하고자 하였으며, 전송된 관련 프로세싱 절차 및 형식을 통해 이후 발생되는 반복적 과정을 최소화할 수 있는 사례 기반 방식을 활용함으로써 시간 인력 비용 요소를 절감할 수 있었다. 제안한 방법론을 통해 비즈니스 프로세스 분석에서부터 시스템 설계 및 분석에 따른 시간 비용 품질 및 고객의 만족 수준에 혁신적인 개선을 이끌어낼 수 있기를 기대할 수 있었다.

  • PDF