• 제목/요약/키워드: Operational Amplifier

검색결과 229건 처리시간 0.029초

전류-제어 인덕터 및 FDNR 시뮬레이션을 위한 능동-RC 회로 합성 (Active-RC Circuit Synthesis for the Simulation of Current-Controllable Inductors and FDNRs)

  • Park, Ji-Mann;Shin, Hee-Jong;Chung, Won-Sup
    • 대한전자공학회논문지SD
    • /
    • 제40권12호
    • /
    • pp.54-62
    • /
    • 2003
  • OTA를 이용한 전류-제어 인덕터를 시뮬레이션하기 위한 체계적인 합성 과정을 기술했다. 그 합성 과정을 통해 세 개의 시뮬레이티드 인덕터를 설계했고, 그 중에서 두 개는 새롭게 설계된 것이다. 또한, 이 합성 과정을 전류-제어 FDNR 설계에 적용했다. 설계된 회로들의 동작 원리를 제시했고, 실험을 통해 설계 이론의 타당성을 증명했다. FDNR을 전류-제어 대역-통과 여파기에 응용한 예도 제시했다.

주파수-아날로그 전압 변환 회로의 설계 (Design of Frequency to Analog-Voltage Converter)

  • 최진호
    • 한국정보통신학회논문지
    • /
    • 제15권5호
    • /
    • pp.1119-1124
    • /
    • 2011
  • 전류 컨베이어 회로의 동작은 연산증폭기와 유사하며, 우수한 선형성과 안정성을 가지고 있다. 이 논문에서는 전류 컨베이어 회로를 이용하여 주파수 신호를 아날로그 전압 신호로 변환하는 회로를 설계하였다. 회로는 공급전압 5volts에서 동작하도록 설계하였으며, HSPICE 시뮬레이션을 통하여 결과를 분석하였다. 회로의 동작 범위는 4kHz 이상 200kHz 이하의 주파수에서 출력 전압의 에러는 +2.5% ~ -1.3% 이내 이었다.

IMT-2000용 피드포워드 전력 증폭기의 이득 평탄도의 영향에 관한 연구 (A Study on the Effects of Gain Flatness of Feedforward Power Amplifier for IMT-2000 Band)

  • 정성찬;박천석
    • 한국전자파학회논문지
    • /
    • 제14권7호
    • /
    • pp.762-768
    • /
    • 2003
  • 본 논문은 IMT-2000 대역에서 동작하는 피드포워드 증폭기의 선형성 개선을 위한 이득 평탄도의 영향에 관한 것이다. 각 증폭기의 이득 평탄도에 대한 동작 특성을 조사하기 위하여 WCDMA 4FA 신호를 인가하여 최종 출력 10 W에서 측정하였다. 특히, 지연 선로, 위상, 크기의 부정합과 같이 선형성 개선에 영향을 미치는 요인 중 각 증폭기의 이득 평탄도의 변화에 따르는 선형성의 개선에 대하여 조사하였다. 전력 증폭기는 40 MHz, 오차 증폭기는 40 MHz, 80 MHz 대역에서 이득 평탄도를 변화시키면서 측정하였다. 측정 결과, 오프셋 5 MHz 지점에서 20 dB 이상의 개선 효과를 나타내기 위해서는 전력 증폭기는 1.5 dB, 오차 증폭기는 0.5 dB 이내의 이득 평탄도를 가져야 함을 확인하였다. 또한, 오차 증폭기의 이득 평탄도에 따라 피드포워드 증폭기의 선형성이 급격히 변화하였으며, 오차 증폭기의 이득 평탄도가 선형성 개선에 더 중요한 요소임을 확인하였다.

고 출력 고 이득 2단 도허티 전력증폭기의 설계 (Design of a High Power and High Gain Two-Stage Doherty Power Amplifier)

  • 김재곤;김지연;이동헌;김종헌
    • 한국전자파학회논문지
    • /
    • 제17권11호
    • /
    • pp.1030-1039
    • /
    • 2006
  • 본 논문에서는 최종단에 내장된 구동 증폭기를 사용하여 높은 이득을 갖는 고 출력 고 이득 도허티 전력 증폭기를 설계하였다. 2단 도허티 증폭기의 동작 특성을 2단 피킹 증폭기의 게이트 바이어스에 관한 함수로서 해석하였다. 구동단과 최종단은 각각 single-ended MRF21045 2개와 single push-pull packaged MRF21180 1개를 사용하여 제작하였다. 본 논문에서 구현된 2단 도허티 증폭기는 평균 출력 전력 15 W에서 27 dB의 이득과 23 %의 전력 부가 효율을 가진다.

확산증폭기에 의한 전압안정 부저항회로의 구성에 대하여 (A Study on Composition of VSNR Circuit by Operational Amplifier)

  • 박의열
    • 대한전자공학회논문지
    • /
    • 제13권6호
    • /
    • pp.7-11
    • /
    • 1976
  • 연산증폭기를 이용한 전압안정부저항회로를 제안하였으며, 전입력전압범위에 걸쳐서 회로를 해석하였다. 부저항영역에서 이 v-i특성이 2가지 구분된 요인에 의해서 이루어짐을 밝혔고, 이 개념에 의해서 역 v-i특성의 꼭지점을 해석하였다. 제안된 회로를 실험하여 얻은 입력 v-i특성의 직선성은 대단히 양호하였으며, 이들의 부저항치는 전압범위 ±1∼±5V에서 -86∼833Ω였다. 그리고 전입력전압범위에서 v-i특성을 검토했다. A voltage-stable negative resistance circuit with operational amplifier is proposed, and circuit analysis is given all the input voltage range. The behavior of the v-i characteristics in the nogative resistance region is devided into two causes, and top points in the input v-i characteristics of the circuit is analyzed with them. Experimental results of the v-i characteristics of the proposed circuit has a good linearity in the negative region with negative resistance, -86Ω∼-833Ω for the input voltage, ± 1∼± 5 colts. The v-i characteristics of the circuit in all the input voltage range is discussed.

  • PDF

재구성가능 연산증폭기를 사용한 저전력 4차 델타-시그마 변조기 설계 (Design of Low Power 4th order ΣΔ Modulator with Single Reconfigurable Amplifier)

  • 성재현;이동현;윤광섭
    • 전자공학회논문지
    • /
    • 제54권5호
    • /
    • pp.24-32
    • /
    • 2017
  • 본 논문에서는 생체 신호 처리를 위한 12비트 이상의 고 해상도를 갖는 저 전력 CMOS 4차 델타-시그마 변조기를 설계하였다. 제안하는 4차 델타-시그마 변조기는 시간 분할 기법을 이용하여 회로를 시간에 따라 재구성해 4개의 연산증폭기가 필요한 회로를 1개의 연산증폭기만으로 구동 시켰다. 이를 통하여 일반적인 구조보다 전력소모를 75% 감소시킬 수 있다. 또한 kT/C 잡음과 칩 면적을 고려하여 변조기의 입력단과 출력 단의 커패시터들을 안정적으로 구동하기 위하여 적분기내 가변되는 증폭기를 설계하였다. 첫 번째와 두 번째 클럭 위상에서는 2단 연산 증폭기가 동작하고, 세 번째와 네 번째 위상에서는 1단 연산 증폭기가 동작한다. 이로 인하여 두 가지 위상 조건에서 연산증폭기의 위상여유가 60~90도 이내에 존재하게 하므로서 변조기의 안정성을 크게 향상시켰다. 제안한 변조기는 $0.18{\mu}m$ CMOS N-well 1 poly 6 metal 공정을 이용하여 제작되었으며, 1.8V의 공급전압에서 $354{\mu}W$의 전력소모가 측정되었다. 256kHz의 동작주파수, 128배의 오버샘플링 비율 조건에서 250Hz의 입력 신호를 인가하였을 때, 최대 SNDR은 72.8dB, ENOB은 11.8 비트로 측정되었다. 또한 종합 성능 평가지수인 FOM(Walden)은 49.6pJ/step, FOM(Schreier)는 154.5dB로 측정되었다.

전류법 기반 센서의 정전압 분극 장치 회로 (Potentiostat circuits for amperometric sensor)

  • 임신일
    • 센서학회지
    • /
    • 제18권1호
    • /
    • pp.95-101
    • /
    • 2009
  • A simple and new CMOS potentiostat circuit for amperometric sensor is described. To maintain a constant potential between the reference and working electrodes, only one differential difference amplifier (DDA) is needed in proposed design, while conventional potentiosatat requires at least 2 operational amplifiers and 2 resistors, or more than 3 operational amplifiers and 4 resistors for low voltage CMOS integrated potentiostat. The DDA with rail-to-rail design not only enables the full range operation to supply voltage but also provides simple potentiostat system with small hardwares and low power consumption.

An Active-Only Voltage-Mode Integrator and Its Applications

  • Shinji, Ohyama;Kim, Doh-Hyun
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 2001년도 ICCAS
    • /
    • pp.158.4-158
    • /
    • 2001
  • This paper presents a novel circuit configuration for realizing the continuous-time active-only voltage-mode integrator. The proposed integrator consists only of internally compensated type operational amplifier (OA) and operational transconductance amplifiers (OTAs). Since no external passive elements are required, the integrator is suitable for integrated circuit implementation in either bipolar or CMOS technologies. Moreover, the integrator gain can be electronically tuned by adjusting the bias currents of the OTAs. The characteristics of the proposed integrator and the effectiveness of the design procedure in realizing various analog transfer functions have been examined by PSPICE simulation.

  • PDF

A Gate-Leakage Insensitive 0.7-V 233-nW ECG Amplifier using Non-Feedback PMOS Pseudo-Resistors in 0.13-μm N-well CMOS

  • Um, Ji-Yong;Sim, Jae-Yoon;Park, Hong-June
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제10권4호
    • /
    • pp.309-315
    • /
    • 2010
  • A fully-differential low-voltage low-power electrocardiogram (ECG) amplifier by using the nonfeedback PMOS pseudo-resistors is proposed. It consists of two operational-transconductance amplifiers (OTA) in series (a preamplifier and a variable-gain amplifier). To make it insensitive to the gate leakage current of the OTA input transistor, the feedback pseudo-resistor of the conventional ECG amplifier is moved to input branch between the OP amp summing node and the DC reference voltage. Also, an OTA circuit with a Gm boosting block without reducing the output resistance (Ro) is proposed to maximize the OTA DC gain. The measurements shows the frequency bandwidth from 7 Hz to 480 Hz, the midband gain programmable from 48.7 dB to 59.5 dB, the total harmonic distortion (THD) less than 1.21% with a full voltage swing, and the power consumption of 233 nW in a 0.13 ${\mu}m$ CMOS process at the supply voltage of 0.7 V.

갈륨비소 MESFET를 이용한 고이득 연산 증폭기의 입력단 설계 (Design of High-Gain OP AMP Input Stage Using GaAs MESFETs)

  • 김학선;김은노;이형재
    • 한국통신학회논문지
    • /
    • 제17권1호
    • /
    • pp.68-79
    • /
    • 1992
  • 고속 아날로그 시스템,위성통신시스템, video signal processing 및 processing 및 optical fiber interface 회로등에서 높은 전자이동도로 인하여 고주파 툭성이 우수한 GaAs 연산 증폭기는 필수적인 구성 요소이다. 하지만, 낮은 전달컨덕턱스 및 low frequency dispersion등의 현상 때문에 높은 전압이득을 얻을 수 없다는 단점을 가지고 있다. 따라서 본 논문에서는 GaAs MESFETfmf 이용한 증폭기의 이득을 증가시키기 위한 기법을 비교분석하고 기존의 전류미러와 새로운 구성의 전류 미러를 설계하여 회로의 안정화를 꾀하였다. 높은 차동전압이득을 얻기 위하여 단일 증폭기의 bootstrap 이득증가기법을 이용하여 차종입력 회로를 구성하였으며, 회로의 안정도 및 우수한 주파수 특성을 얻기 위하여 common mode feedback을 사용하였다. Pspice를 통한 시뮬레이션 결과 설계된 회로의 이득이 18.6dB 향상되었고 안정도 및 주파수 특성면에서 우수함을 확인할 수 있었다.

  • PDF