• 전기전자학회논문지
• /
• 제21권3호
• /
• pp.248-251
• /
• 2017

본 논문에서는 $360^{\circ}$ 전방위 화각을 가진 Dash Camera의 EMI 대응을 위한 보드 설계를 제안한다. 제안된 보드는 DM 및 CM 입력 노이즈 감소회로를 설계하고 능동 EMI 필터 결합회로를 적용하여 개발한다. DM 및 CM 입력 노이즈 감소회로 설계부분에서는 기생적 커패시턴스(CP)을 통해 입력 신호로 커플링된 DM 잡음을 얻기 위한 차동연산 증폭기 회로를 사용한다. 능동 EMI 필터 결합회로를 적용하여 설계하는 부분에서는 회로의 간략화를 위하여 EMI 소스의 노이즈를 분리하여 보상해 주기 위하여 노이즈 분리기를 설치하여 CM과 DM 능동필터를 동시에 보상한다. 제안된 EMI 대응을 위한 보드의 성능을 평가하기 위하여 공인 인정기관에서 실험한 결과, 각각의 주파수 대역에 따른 전자파 인증규격이 만족됨을 확인하였다.

• 한국산학기술학회논문지
• /
• 제17권5호
• /
• pp.49-55
• /
• 2016

각종 전기전자 시스템에서 발생하는 EMI 성분을 공통성분 (CM) 과 차동성분 (DM) 으로 분리하기 위해서 수동분리기와 능동분리기를 연구하였다. CM과 DM 성분 분리기는 능동 EMI 필터를 효과적으로 구현하는데 중요한 요소이다. 수동분리기는 인덕터값을 실현하는데 있어 기술적으로 쉽고 가격이 저렴한 장점이 있으나 상대적으로 큰 오차값이 발생하여 정밀 제작이 요청되므로 부피가 커지고 core의 선택이 어려워지는 단점이 있다. 능동분리기는 OP-Amp를 이용하기 때문에 부피가 작아지고 CM, DM 분리의 정확도를 높일 수 있는 장점이 있으나 주파수 특성이 광대역이어야 하고 가격이 비싸며 별도 DC 전원이 요청되는 단점이 있다. 본 연구에서는 기존의 수동 분리기와 새롭게 제안한 능동 분리기를 적용한 각각의 EMI 필터의 특성을 분석하였다. 따라서 높은 정밀도가 필요한 고가의 장비에는 능동 분리기를 사용하는 것이 정밀도를 개선하는데 유리하며, 일반적인 용도로 저렴한 가격이 요청되며 충분한 설계 면적을 활용할 수 있고 높지 않은 정확도에서도 동작 가능하다면 수동 분리기가 더 바람직하다.

• 융합정보논문지
• /
• 제11권8호
• /
• pp.1-7
• /
• 2021

본 논문에서는 병렬 인터페이스형 디지털/아날로그 변환회로에 외부 소자를 추가해 1개 비트를 확장하는 방법을 제시했다. 이를 위해 디지털/아날로그 변환회로의 원리를 살펴보고 개별 소자를 추가해 1개 비트를 확장하는 경우에 발생되는 문제점을 분석했으며, 연산증폭기 회로를 이용한 디지털/아날로그 소자의 비트 확장 방법을 제시했다. 제시한 방법은 연산증폭기의 고정밀도 특성을 이용함에 따라 소자에 오차가 발생하더라도 출력파형의 전체적인 크기에만 영향을 미치고 각 비트 사이에서 발생하는 전압역전 현상은 발생하지 않는 특징을 지닌다. 제시한 방법의 효과를 확인하기 위해 실험회로를 구성해 출력의 절대전압 측정과 상대적 오차 측정을 실시한 결과 0.0756%의 전압오차가 나타남으로서 개별소자 추가에 의해 1개 비트 확장 시 요건인 0.195%를 충분히 충족함을 확인했다.

• 전자공학회논문지C
• /
• 제35C권12호
• /
• pp.77-84
• /
• 1998

0.8㎛ single poly CMOS 공정을 이용하여 집적화 된 전압제어형 카오스 발생회로를 설계, 제작하였다. 제작된 카오스 집적회로는 비선형함수 발생회로와 op-amp, 2상 클럭발생회로, 2개의 샘플&홀드 회로 등으로 이루어진다. 측정결과 ±2.5V 전원, 20kHz의 클럭 인가시 입력제어전압에 따라 주기상태, 준주기 상태, 카오스 상태 등 다양한 형태의 분기현상 및 시계열 파형을 관측할 수 있었다. 또한 이 회로의 직렬, 병렬 연결에 의한 2차원 카오스 패턴도 관측하였다.

• 한국전자파학회논문지
• /
• 제11권8호
• /
• pp.1386-1391
• /
• 2000

본 논문에서는 다이오드의 비선형 특성을 선형화하고 온도에 따른 특성 변화를 보상하는 방법에 대해 연구하였다. 입력전력에 대한 다이오드의 비선형성을 선형화학 위해 Square root 회로를 사용하였으며, 온도에 따른 다이오드의 특성변화를 보상하기 위해서는 2개의 동일한 다이오드와 기준전위를 가변시킬 수 있는 OP-Amp를 사용하였다. 그 결과로써, (Square root 회로와 온도보상회로를 이용하여) 설계된 다이오드 전력 검출기는 입력전력이 -6㏈m보다 큰 경우에 0.23$\pm$0.025 V/㏈m의 비율로 선형적으로 출력전력을 검출하였으며, 상온에서 8$0^{\circ}C$까지의 온도변화에 대해 출력전압의 변화없이 안정적으로 동작하였다.

• 한국정보통신학회논문지
• /
• 제17권3호
• /
• pp.678-684
• /
• 2013

본 논문에서는 SAW 필터가 없는 LTE-Advanced RF 송신기에 적용 가능한 기저대역 송신단 회로를 제안한다. 제안하는 기저대역 송신단 회로는 Tow-Thomas구조의 2차 능동 저역통과 필터 1개와 1차 수동 RC 필터 1개로 구현되었으며, 0.7 MHz, 1.5 MHz, 2.5 MHz, 5 MHz, 7.5 MHz, 10 MHz, 그리고 20 MHz의 총 7개의 채널 차단 주파수를 제공하며, 각 채널 별로 -41 dB에서 0 dB까지 1-dB 단계로 이득 조절이 가능하다. 제안하는 2차 능동 저역 통과 필터 회로는 DC 소모 전류 효율을 높이기 위해 채널 차단 주파수를 세 그룹으로 나누어서 선택된 차단 주파수 그룹에 따라 연산증폭기의 전류 소모를 3단계로 가변 할 수 있도록 연산증폭기 내부에 3개의 단위-연산증폭기(OTA)를 병렬로 연결하여 선택적으로 사용할 수 있도록 설계하였다. 또한, 제안하는 연산 증폭기는 저전력으로 1-GHz UGBW(Unit Gain Bandwidth)를 얻기 위해 Miller 위상 보상 방식과 feed-forward 위상 보상 방식을 동시에 사용하였다. 제안하는 기저대역 송신기는 65-nm CMOS 공정을 사용하여 설계되었고 1.2 V의 전압으로부터 선택된 채널 대역폭에 따라 최소 6.3 mW, 최대 24.1 mW의 전력을 소모한다.

• 센서학회지
• /
• 제6권2호
• /
• pp.137-144
• /
• 1997

본 논문에서 설계된 시스템은 ${\pm}2.5\;V$ 또는 +5 V의 환경에서 40 MS/s의 샘플링 속도로 약 70 mW의 정전력을 소비하는 고속 신호 처리용 CMOS 10 비트 파이프라인 A/D 변환기이다. 제안된 A/D 변환기는 각 단 사이의 신호를 빠르게 처리하고, 비교기 옵셋에 대한 넓은 보정 범위를 허용하기 위해 단당 1.5 비트 구조를 사용하였다. 고속 저전력 파이프라인 A/D 변환기의 설계를 인해 특별한 성능을 가진 연산 증폭기를 필요로 함에 따라 기존의 폴디드-캐스코드 구조를 기본으로한 이득 향상 구조의 연산 증폭기를 설계하였다. 특히, 연산 증폭기 자동 설계 도구인 SAPICE의 자체 개발로 최적의 성능을 가진 연산 증폭기를 구현하였다. 그리고 신호 비교 시에 소비되는 전력을 감소시키기 위해 정전력을 거의 소비하지 않는 비교기를 채용하였다. 제안된 A/D 변환기는 $1.0{\mu}m$ n-well CMOS 공정을 이용하였으며 ${\pm}0.6$ LSB의 DNL, +1/-0.75 LSB의 INL, 그리고 9.97 MHz의 입력 신호에 대해 56.3 dB의 SNDR의 특성을 보였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1995년도 하계학술대회 논문집 C
• /
• pp.1120-1122
• /
• 1995

This paper presents a 2-stage, simple, power-efficient 3V CMOS operational amplifier and its equation based design optimization. Because of its simple structure, it is very suitable as a VLSI library cell in analog/digital mixed-mode systems. The op-amp, which contains a constant-$g_m$ rail-to-rail input stage and a simple feedforward class-AB rail-to-rail output stage, is analyzed and the results are presented in the form of design equations and procedures, which provide an insight into the trade-offs among performance requirements. The results of SPICE simulations are shown to agree very welt with the use of design equations.

• ETRI Journal
• /
• 제29권2호
• /
• pp.212-218
• /
• 2007

A novel low-voltage CMOS current feedback operational amplifier (CFOA) is presented. This realization nearly allows rail-to-rail input/output operations. Also, it provides high driving current capabilities. The CFOA operates at supply voltages of ${\pm}0.75V$ with a total standby current of 304 ${\mu}A$. The circuit exhibits a bandwidth better than 120 MHz and a current drive capability of ${\pm}1$ mA. An application of the CFOA to realize a new all-pass filter is given. PSpice simulation results using 0.25 ${\mu}m$ CMOS technology parameters for the proposed CFOA and its application are given.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1996년도 Proceedings of the Korea Automatic Control Conference, 11th (KACC); Pohang, Korea; 24-26 Oct. 1996
• /
• pp.389-392
• /
• 1996

We propose a method to improve repeatability positioning precision of a linear pulse motor. By using this method the systematic error which may make the precision worse can be suppressed easily. And also we show that Power OP-Amp drive system enables the accidental error to be suppressed in comparison with PWM control drive system using IGBT inverter. As a result of the suppression of systematic and accidental error, improved performance of a linear pulse motor with repetitive positioning control is shown by experimental results.