• 한국전자통신학회논문지
• /
• 제13권4호
• /
• pp.729-736
• /
• 2018

주파수 오프셋으로 인하여 직교 주파수분할다중화의 수신 심볼에는 채널간간섭이 발생된다. 채널간간섭 자기소거법은 직교 주파수분할다중화 심볼의 부채널에 할당되는 신호를 조정함으로써 다른 부채널에 의한 간섭을 상쇄시키는 기술이다. 기존 인접심볼반복법은 원거리 부채널에 의한 간섭을 감소시키기는 하지만 가장 인접한 부채널에 의한 간섭은 완화시키지 못하거나 심지어는 증가시키는 경우도 있다. 이러한 문제점을 해결하기 위하여 본 논문에서는 새로운 인접심볼반복 기반 채널간간섭 자기소거법을 제안하고 성능을 분석한다. 여기서는 연속된 3개 부채널의 간섭계수를 이용하여 구한 t-파라미터를 적용한다. 그 결과, 제안된 방법은 원거리 부채널에 의한 영향을 감소시키는 능력은 기존 방법과 거의 동일한 반면 최인접 부채널에 의한 채널간간섭은 크게 감소시킬 수 있는 것으로 나타났다.

• 한국전자통신학회논문지
• /
• 제13권5호
• /
• pp.917-922
• /
• 2018

기존의 채널간간섭 자기소거법에서는 표본화창의 길이를 직교 주파수분할다중화의 심볼 길이와 동일하게 정하였다. 이로 인하여 각 부채널의 간섭계수를 구하기 위한 복소연산량이 급격이 증가된다. 이러한 문제점을 해결하기 위하여 본 논문에서는 채널간간섭 자기소거법에서 나타나는 간섭계수에 대한 근사식을 제시한다. 또한, 제시된 근사식을 기반으로 표본화창의 길이를 제한시킬 때 간섭계수의 평균자승오차와 복소연산량을 분석하였다. 그 결과, 제시된 근사식은 원식에 비하여 평균자승오차 면에서 0.01% 미만의 오차를 가지는 것으로 나타났다. 이에 비하여 부채널의 수가 1024인 경우 간섭계수 계산을 위한 연산량은 98% 이상 감소되는 것을 확인하였다. 따라서 제시된 근사식은 자기소거 능력은 거의 변화시키지 않으면서도 연산량을 현저히 감소시킬 수 있으므로 채널간간섭 자기소거법 알고리즘 개발에 유용하게 활용될 수 있을 것으로 기대된다.

• 한국통신학회논문지
• /
• 제39B권11호
• /
• pp.810-816
• /
• 2014

Alternative binary offset carrier (AltBOC) 신호는 기존의 phase shift keying (PSK) 신호와 주파수 대역을 공유한다는 특성을 지니고 있기에, 효율적으로 주파수 대역을 이용할 수 있다는 장점이 있으나, AltBOC 신호의 자기상관함수에 존재하는 주변 첨두로 (side-peak) 인해 AltBOC 신호의 주파수 공유 특성을 효과적으로 이용할 수 없다는 단점이 존재한다. 따라서 본 논문에서는 AltBOC 신호의 주파수 공유 특성을 극대화하고자 자기상관함수에 존재하는 주변 첨두 제거 기법을 제안한다. 모의실험을 통해 제안한 기법을 이용하여 신호 추적을 수행할 경우, 주변 첨두 제거 효과에 의해 기존 자기상관함수를 이용하는 기법에 비해 향상된 추적 오류 표준편차를 (tracking error standard deviation: TESD) 보이고, 이에 따라 AltBOC 신호의 주파수 공유 특성을 효과적으로 이용할 수 있음을 보인다.

• 한국정보통신학회논문지
• /
• 제17권3호
• /
• pp.685-690
• /
• 2013

본 논문에서는 IEEE 802.15.4g MR-OFDM SUN 시스템에 적용 가능한 4개의 멀티채널 대역폭 및 최대 84 dB 전압이득을 제공할 수 있는 기저대역 수신기를 제안한다. 제안하는 기저대역 수신기는 연산증폭기를 이용한 저항 부궤환 구조의 가변 이득 증폭기 2개와 한 개의 Active-RC 5차 Chebyshev필터, 그리고 한 개의 DC-offset 제거회로로 구성된다. 제안하는 기저대역 수신기는 100 kHz, 200 kHz, 400 kHz, 그리고 600 kHz의 1 dB 다중 채널 차단 주파수를 지원하며, +7 dB에서 +84 dB까지 1 dB 단계로 전압 이득을 제공한다. 또한 제안하는 기저대역 수신기는 DC-offset 제거 회로를 사용함으로써 직접 변환 수신기 구조에서 발생되는 DC-offset 문제를 회피하였다. 모의실험 결과 제안하는 수신기는 최대 차동 신호 $1.5V_{pp}$의 입력 신호를 받아들일 수 있으며, 5 kHz와 500 kHz에서 42 dB, 37.6 dB 노이즈 지수를 각각 제공한다. 제안하는 I/Q기저대역 수신기는 $0.18-{\mu}m$ CMOS 공정으로 설계되었으며, 1.8 V의 전압으로 부터 총 17 mW 전력을 소모한다.

• 전자공학회논문지C
• /
• 제36C권9호
• /
• pp.13-19
• /
• 1999

본 논문에서는 1mW의 낮은 전력소모를 갖는 8-bit 100KSPS CMOS A/D 변환기를 설계, 제작하였다. Cyclic 구조를 갖는 A/D 변환기에서 발생하는 연산증폭기의 시스템적인 offset 전압을 효과적으로 감소시키기 위해, 새로운 시스템적인 offset 전압 제거 기술을 제안하였다. 또한 기존 Gain 증폭기에서 발생하는 오차를 감소시키기 위해 완전 차동 구조의 Gain 증폭기를 설계하였다. 제안된 A/D 변환기는 $0.6{\mu}m$ single-poly triple-metal n-well CMOS 공정을 사용하여 제작되었으며, +3V 단일 공급전압에서 DNL과 INL은 ${\pm}1LSB$ 이내로 측정되었고, 100KHz의 샘플링 주파수에서 43dB의 SNR를 갖는다. 측정된 최대전력소모는 $980{\mu}W$로 나타났다.

• ETRI Journal
• /
• 제36권5호
• /
• pp.783-790
• /
• 2014

In this paper, we first analyze carrier-to-interference ratio performance of the space-frequency block coded orthogonal frequency-division multiplexing (SFBC-OFDM) system in the presence of phase noise (PHN) and residual carrier frequency offset (RCFO). From the analysis, we observe that conventional SFBC-OFDM systems suffer severely in the presence of PHN and RCFO. Therefore, we propose a new inter-carrier interference (ICI) self-cancellation method - namely, ISC - for SFBC-OFDM systems to reduce the ICI caused by PHN and RCFO. Through the simulation results, we show that the proposed scheme compensates the ICI caused by PHN and RCFO in Alamouti SFBC-OFDM systems and has a better performance than conventional schemes.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.133-136
• /
• 2002

This paper discusses the design of a sample-and -hold amplifier(SHA) that has a 12-bit resolution with a 100 MS/s speed. The sample-and-hold amplifier uses the open-loop architecture with hold-mode feedthrough cancellation for high accuracy and high sampling speed. The designed SHA is composed of input buffer, sampling switch, and output buffer with additional amplifier for offset cancellation Hard Ware. The input buffer is implemented with folded-cascode type operational transconductance Amplifier(OTA), and sampling switch is implemented with switched source follower(SSF). A spurious free dynamic range (SFDR) of this circuit is 72.6 dB al 100 MS/s. Input signal dynamic range is 1 Vpp differential. Power consumption is 65 ㎽.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.299-301
• /
• 2014

본 논문에서는 직류 오프셋 (DC-offset) 제거 기능을 가진 저 전력 자동 이득 조절 증폭기 (PGA, Programmable Gain Amplifier)를 제안한다. 이러한 회로는 직류 오프셋 문제점을 해결하기 위해 기존의 gm-boosting 증폭기를 변형한 디지털 이득 제어 방식으로 설계되어 있기 때문에 우수한 선형성을 가진다. 또한 특수 목적에 맞도록 그 이득을 6dB에서 60dB까지 7단계로 조절 가능하며, 밀러효과를 이용한 AC-coupling 방식으로 큰 값의 유동적인 커패시터와 저항을 구현하여 직류 오프셋을 제거한다. 제안한 PGA는 기존 회로에 비해 0.2dB 보다 작은 이득오차와 0.47mW의 낮은 소비전력 특성을 보였다.

• 한국전자파학회논문지
• /
• 제16권2호
• /
• pp.144-148
• /
• 2005

본 논문은 $CMOS\;0.18\;{\mu}m$ 고정을 이용한 MB-OFDM UWB용 VGA를 설계하였다. 제 안된 VGA는 $-6\~45dB$의 가변이득 조정이 가능하고 3 dB Bandwidth는 필요 성능인 264 MHz를 만족하였다. 2단 연속 구조인 증폭부와 DC 성분을 제거하는 DC offset canceller로 구성되어 있고 1.8 V 바이어스에 4 mA 소비 전류를 만족하였다.

• 한국통신학회논문지
• /
• 제36권9C호
• /
• pp.581-588
• /
• 2011

본 논문에서는 cosine 위상 binary offset carrier (BOC) 신호를 위한 코드 추적 기법을 제안한다. BOC 자기상관함수는 다수의 부상관함수들로 이루어져 있으며, 본 논문에서는 이러한 부상관함수들을 재결합함으로써 주변첨두가 없는 새로운 상관함수를 획득한다. 마지막으로 delay lock loop 에서 사용되는 자기상관함수를 제안한 상관함수로 대체함으로써 주변첨두로 인한 false lock 문제를 해결한다. 또한 모의실험 결과를 통해 제안한 기법이 기존의 기법에 비해 더 좋은 tracking error standard deviation (TESD) 성능을 가지는 것을 보인다.