• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권1호
• /
• pp.32-39
• /
• 2008

Tunnel oxide of non-volatile memory (NVM) devices would be very difficult to downscale if ten-year data retention were still needed. This requirement limits further improvement of device performance in terms of programming speed and operating voltages. Consequently, for low-power applications with Fowler-Nordheim programming such as NAND, program and erase voltages are essentially sustained at unacceptably high levels. A promising solution for tunnel oxide scaling is tunnel barrier engineering (TBE), which uses multiple dielectric stacks to enhance field-sensitivity. This allows for shorter writing/erasing times and/or lower operating voltages than single $SiO_2$ tunnel oxide without altering the ten-year data retention constraint. In this paper, two approaches for tunnel barrier engineering are compared: the crested barrier and variable oxide thickness. Key results of TBE and its applications for NVM are also addressed.

• 한국정보통신학회논문지
• /
• 제13권6호
• /
• pp.1123-1127
• /
• 2009

본 연구는 비정질실리콘 박막트랜지스터를 비휘발성 메모리소자로 제작함으로써 스위칭 소자로 사용되는 박막 트랜지스터(TFT)의 응용범위를 확대시키고, 비정질 실리콘 사용에 따라 대면적화에 적합하고 아울러 값싼 기판을 사용할 수 있게 한 비정질 실리콘 비휘발성 메모리소자에 관한 것이다. 이와 같은 본 연구는 유리기판과 그 유리기판위에 증착시켜 패터닝한 게이트, 그 게이트를 덮어씌운 제1 절연층, 그 제1 절연층위에 증착시켜 패터닝한 플로우팅 게이트와 그 플로우팅 게이트를 덮어씌운 제2 절연층, 그 제2 절연층위에 비정질실리콘을 증착시킨 액티브층과 그 액티브층위에 n+ 비정질실리콘을 증착시켜 패터닝한 소오스/드레인층 그리고 소오스/드레인층 위에 증착시킨 소오스/드레인층 전극으로 비정질실리콘 박막트랜지스터 비휘발성 메모리소자를 구성한다.

• 한국통신학회논문지
• /
• 제29권4B호
• /
• pp.403-410
• /
• 2004

일반적으로 교환 시스템은 프로세서 보드, 입출력처리 보드 및 데이터 저장 장치등 그 기능별로 다수의 서브시스템들로 구성되어 있다. 또한 신뢰성을 확보하기 위하여 모든 서브 보드들은 이중화로 되어 있다. 교환시스템에서 저장 장치에는 시스템에 관련된 정보나 과금 정보등과 같은 작업 관련 데이터를 저장하며 비 휘발성 메모리에 저장해야 한다. 일반적으로 비 휘발성 저장장치를 구현할 때는 플래시메모리(flash memory) 또는 배터리 백업 메모리(battery backup memory)를 사용한다. 그러나 메모리는 단위 용량당 가격이 높고 백업(backup) 하지 않은 데이터를 손실했을 때 복구할 수 없다. 본 논문에서는 마이크로 컨트롤러를 이용하여 단위 용량당 가격이 저렴하고, 대용량의 데이터를 저장함과 동시에 이중화를 만족시키는 on-board 형태의 소형 디스크 모듈을 설계 구현하였다. 본 논문에서 구현된 이중화 저장장치는 사용 중인 엑티브(active) 디스크에 결함이 생겨 사용할 수 없을 경우에 리빌딩(rebuilding)과정을 동해 스탠바이 모듈로부터 데이터를 복구하며, 리빌딩 중에도 호스트 시스템은 스탠바이 디스크모듈을 이용하여 지속적으로 서비스를 제공할 수 있도록 설계되었다. 본 연구에서 개발된 저장장치는 교환시스템에서 플래시 메모리와 같은 값비싼 저장 장치를 대체 할 수 있을 것으로 기대된다.

• 한국신뢰성학회지:신뢰성응용연구
• /
• 제10권1호
• /
• pp.65-71
• /
• 2010

NAND-type SONOS with a separated double-gate FinFET structure (SDF-Fin SONOS) flash memory devices are proposed to reduce the unit cell size of the memory device and increase the memory density in comparison with conventional non volatile memory devices. The proposed memory device consists of a pair of control gates separated along the direction of the Fin width. There are two unique alternative technologies in this study. One is a channel doping method and the other is an oxide thickness variation method, which are used to operate the SDF-Fin SONOS memory device as two-bit. The fabrication processes and the device characteristics are simulated by using technology comuter-adided(TCAD). The simulation results indicate that the charge trap probability depends on the different channel doping concentration and the tunneling oxide thickness. The proposed SDG-Fin SONOS memory devices hold promise for potential application.

• 한국전기전자재료학회논문지
• /
• 제30권8호
• /
• pp.484-490
• /
• 2017

We investigated the rewritable operation of a non-volatile memory device composed of Al (top)/$TiO_2$/indium-zinc-oxide (IZO)/Al (bottom). The oxygen-deficient IZO layer of the device was spin-coated with 0.1 M indium nitrate hydrate and 0.1 M zinc acetate dehydrate as precursor solutions, and the $TiO_2$ layer was fabricated by atomic layer deposition. The oxygen vacancies IZO layer of an active component annealed at $400^{\circ}C$ using thermal annealing and it was proven to be in oxygen vacancies and oxygen binding environments with OH species and heavy metal ions investigated by X-ray photoelectron spectroscopy. The device, which operates at low voltages (less than 3.5 V), exhibits non-volatile memory behavior consistent with resistive-switching properties and an ON/OFF ratio of approximately $3.6{\times}10^3$ at 2.5 V.

• 정보과학회 컴퓨팅의 실제 논문지
• /
• 제23권7호
• /
• pp.428-433
• /
• 2017

최근 데이터센터, 소셜 네트워크 서비스 등과 같은 고성능 컴퓨팅을 요구하는 환경에서는 기존 하드디스크를 대체할 수 있는 고성능 비휘발성 메모리 저장장치의 수요가 급증하고 있다. 이러한 비휘발성 메모리의 성능은 호스트와 저장장치를 연결해주는 인터페이스에 따라 크게 좌우될 수 있다. 저장장치의 인터페이스는 계속 발전해왔으며, 기존 하드디스크에 기반을 둔 SAS/SATA 인터페이스를 대체할 수 있는 NVMe 인터페이스가 최근에 등장하였다. NVMe 인터페이스는 높은 확장성을 가지며 기존 인터페이스에 비해 낮은 지연시간을 제공한다. 본 논문은 다양한 워크로드를 통해 NVMe 저장장치의 성능을 평가하고 분석한다. 또한 NVMe 저장장치와 기존 SATA 저장장치와의 가격 대비 성능비를 비교하고 평가한다.

• 한국전기전자재료학회논문지
• /
• 제18권5호
• /
• pp.439-444
• /
• 2005

We investigated the structural and electrical properties of BLT films grown on Si covered with $ZrO_{2}$ buffer layer. The BLT thin film and $ZrO_{2}$ buffer layer were fabricated using a metalorganic decomposition method. The electrical properties of the MFIS structure were investigated by varying thickness of the $ZrO_{2}$ layer. AES and TEM show no interdiffusion and reaction that suppressed using the $ZrO_{2}$ film as a buffer layer The width of the memory window in the C-V curves for the MFIS structure decreased with increasing thickness of the $ZrO_{2}$ layer. It is considered that the memory window width of MFIS is not affected by remanent polarization. Leakage current density decreased by about four orders of magnitude after using $ZrO_{2}$ buffer layer. The results show that the $ZrO_{2}$ buffer layers are prospective candidates for applications in MFIS-FET memory devices.

• 한국전기전자재료학회논문지
• /
• 제20권12호
• /
• pp.1017-1021
• /
• 2007

To implement tera bit level non-volatile memories of low power and fast operation, proving statistical reproductivity and satisfying reliabilities at the nano-scale are a key challenge. We fabricate the charge trapping nano scaled SONOS unit memories and 64 bit flash arrays and evaluate reliability and performance of them. In case of the dielectric stack thickness of 4.5 /9.3 /6.5 nm with the channel width and length of 34 nm and 31nm respectively, the device has about 3.5 V threshold voltage shift with write voltage of $10\;{\mu}s$, 15 V and erase voltage of 10 ms, -15 V. And retention and endurance characteristics are above 10 years and $10^5$ cycle, respectively. The device with LDD(Lightly Doped Drain) process shows reduction of short channel effect and GIDL(Gate Induced Drain Leakage) current. Moreover we investigate three different types of flash memory arrays.

• 한국진공학회지
• /
• 제17권4호
• /
• pp.253-261
• /
• 2008

Programmable metalization cell (PMC) memory 소자로도 명명되는 고체 전해질 메모리 소자는 비휘발성, 고속 및 높은 ON/OFF 저항비 등을 갖고 있기 때문에, 차세대 비휘발성 메모리로서 각광받고 있는 소자 중의 하나이다. 본 논문에서는 고체 전해질 메모리 소자의 동작 원리를 먼저 소개하고자 한다. 또한, 메모리향 소자 개발을 진행 중인 미국 코지키 교수 그룹, 비메모리향 소자 개발을 진행 중인 일본 NEC 그룹 등의 해외 연구진과, Te 계열의 칼코게나이드 합금을 채택하여 소자를 제작한 한국전자통신연구원 및 충남대학교 등의 국내 연구진의 연구 성과를 소개하고자 한다.

• 정보과학회 논문지
• /
• 제42권1호
• /
• pp.107-113
• /
• 2015

데이터베이스 시스템에서, 트랜잭션이 수행한 변경 사항은 커밋 전 2차 저장장치에 보존되어야 한다. 일반적 2차 저장장치는 비휘발성 미디어의 처리 지연을 보완하기 위해 휘발성 DRAM 캐시를 가지고 있다. 그러나 휘발성 DRAM에만 쓰여지는 로그들은 영구성을 보장할 수 없으므로, DRAM 캐시에서 저장매체로 로그를 쓰는 지연 시간을 감출 수 없다. 최근 이러한 단점 극복을 목적으로 DRAM 캐시에 커패시터를 장착한 플래시 SSD가 등장하였다. 이러한 비휘발성 캐시를 가지는 저장 장치는 DRAM 캐시에 로그를 쓰고 즉시 커밋 가능하므로, 커밋 대기를 줄이고 트랜잭션 처리량을 증가시킬 것이다. 본 논문은 커패시터 백업 캐시를 사용한 SSD를 로그 저장소로 사용한 경우 데이터베이스의 트랜잭션 처리 성능에 대해 실험 및 분석 한다. 로그를 낸드 플래시에 저장하지 않고 DRAM 캐시에 저장한 직후 커밋 함으로써, 3배 이상의 처리량 향상이 가능하다. 또한 적절한 튜닝을 거친 후 이상적 로그 성능의 73% 이상을 보인다.